Тенденции и перспективы развития EDA-индустрии по материалам новостей специального Internet-портала www.DACafe.com октябрь - декабрь 2003 Долинский М.С. Введение Классификация тенденций развития EDA-индустрии за период с 1 января 2001 года по декабрь 2003 года выглядит следующим образом: + 1. Борьба за интероперабельность + 2. Требуются и начинают возникать средства отладки мультипроцессорных систем + 3. Требуются и разрабатываются средства отладки однопроцессорных систем - SoC-платформ: процессор + память + программирумая логика. 4. Генераторы моделей процессоров 5. От C++ к HDL и обратно 6. IP-компоненты процессоров + 6.1. ARM шагает по планете 6.2. MIPS - с отставанием от ARM, но с опережением всех остальных + 6.3. И другие процессорные ядра 6.4. Сетевые процессоры 7. В мире ПЛИС + 7.1. ПЛИС расширяют сферу применения + 7.2. Развитие средств проектирования ПЛИС и ASIC 7.3. Направления и примеры применения - устройства на базе ПЛИС 7.3.1. Цифровая обработка сигналов + 7.3.2. Телекоммуникации 7.3.3. Средства управления движением 7.3.4. Реконфигурация "на-лету" 7.3.5. Память с шифрованием данных 7.3.6. CAN-контроллеры + 7.4. ASIC конвергируют к ПЛИС 8. IP-компоненты для ПЛИС и ASIC 8.1. DSP-обработка + 8.2. Телекоммуникации + 8.3. Шифрование н! 8.4. Память + 8.5. Как распространяются IP-компоненты 9. Верификационные IP-компоненты + 9.1. Язык верификации e, среда верификации Specman Elite, фирма Verisity - разработчик e и Specman Elite, верификационные компоненты на языке e - eVC. 9.2. Другие языки и средства верификации симуляцией + 9.3. Средства формальной верификации 10. Прототипирование, эмуляция и отладка ПЛИС и ASIC 10.1. Отладка проектов для ПЛИС 10.2. On-line - прототипирование ASIC + 10.3. Персональные средства для прототипирования ASIC + 10.4. Отладчики проектов на кристалле 11. Отладка программного обеспечения для микроконтроллеров 11.1. Разработки Applied Microsystems + 11.2. И все остальные 11.3. Сетевые микроконтроллеры + 11.4. Мультимедиа-микроконтроллеры + 11.5. Другие новости мира микроконтроллеров + 11.6. Операционные системы для встроенных приложений 11.7. Микроконтроллеры для беспроводных сетей + 11.8. Микроконтроллеры с поддержкой шифрования н! 11.9. Процессоры цифровой обработки сигналов 12. Обучение - ключ к продаже + 12.1. Очные семинары и конференции + 12.2. On-line - обучение 12.3. Университетские программы 12.4. Обучение через партнерские программы с центрами проектирования + 12.5. Документированные проекты 12.6. Комплексная (многовидовая) служба поддержки 13. Другие ключи к продаже + 13.1. Передача маркетинга на сторону + 13.2. Расширение географии 13.3. On-line - выставки 13.4. On-line - порталы 13.5. On-line - семинары н! 13.6. Расширение фронта разработок + 14. Интернет-технологии на службе EDA-индустрии 15. Специализированные СБИС + 15.1. Передача данных + 15.2. Сетевая обработка + 15.3. Цифровое телевидение + 15.4. Емкая и быстрая память для мобильных устройств + 15.5. Цифровая камера 15.6. Суперминиатюрные ИС для 'last-minute' модификаций + 15.7. Цифровая аудиообработка + 15.8. Самая - самая Символами "н!" отмечены новые (по сравнению с ранее приведенной классификацией) тенденции, проявившиеся в обозреваемом периоде. Символами "+" отмечены тенденции, которые получили подтверждение и развитие в новостях обозреваемого периода. Рамки статьи вынуждают существенно сократить имеющийся фактический материал (полная версия материала доступна по адресу http://NewIT.gsu.unibel.by/resources/articles/ dolinsky/embedded systems/russian/dv0309.txt). Вначале рассмотрим динамику развития ранее подмеченных тенденций. 1. Новости в рамках классификации, приведенной на сентябрь 2003 года 1.1. "1. Борьба за интероперабельность" 6 октября Synopsis анонсирует SystemVerilog Catalyst Program Члены SystemVerilog Catalyst Program (SVCP) получают ранний доступ к разработкам Synopsis по SystemVerilog, таким как VCS и HDL Compiler, front-end компилятор для Design Compiler. Цель - обеспечить интероперабельность продуктов членов SVCP с разработками Synopsis и стандартом языка - Accellera SystemVerilog. Сегодня 30 компаний уже стали членами SVCP: 0-In Design Automation, Alatek, Aldec, Aptix, Atrenta, Avery Design Systems, Axis Systems, Beach Solutions, BlueSpec, ChipVision, ControlNet, Doulos, Emulation and Verification Engineering (EVE), GDA Technologies, Interra Systems, InTime, Jasper Design Automation, Novas Software, nSys, Provis, Real Intent, Sequence Design, SiConcepts, Silicon Interfaces, Spike Technologies, Summit Design, Sunburst Design, Sutherland HDL, SynaptiCAD, Tenison, Tera Systems, Tharas Systems, TNI-Valiosys, TransEDA, VeriEZ, Verific, Verifica, Veritable, Veritools, Willamette HDL, и WSFDB Consulting. www.synopsys.com/partners/systemverilog/systemverilog_program.html 6 октября Cadence принимает SystemVerilog В настоящее время Cadence поддерживает такие стандарты как VHDL, Verilog, PSL(Property Specific Language)/OVL, SystemC, Verilog-AMS, VHDL-AMS. Теперь Cadence планирует поддержать SystemVerilog в своих продуктах Incisive (верификация) и Encounter (разработка). До настоящего времени Cadence разработала и открыла более дюжины собственных языков и форматов, включая Verilog, GDSII и SDF. www.cadence.com 8 октября Virage Logic анонсирует Virage Logic IP Partner Program Вместо Memory Alliance Program (MAP), анонсированной в марте 2001 года, выдвинута Virage Logic IP (VIP) Partner Program, в которую влились 16 новых членов - всего в ней теперь более 50 компаний различных направлений, включая службы проектирования, центры автоматизации проектирования и тестирования, производители чипов, разработчики IP-компонентов, а именно: - Design Services: Alchip Technologies, Manhattan Routing, Oceanstream, Arcadia Design Systems, Cadence Design Systems, CMOSChips, eSilicon Corporation, Faraday Technology, Flextronics, Infinite Technology, Intrinsix, Mosis, Quantum Think Group (Qthink), Synopsys Professional Services. - EDA and Test Vendors: AmmoCore, Apache Design, Inovys, Synplicity, Zenasis, Artest, Cadence Design Systems, Credence, HPL Technologies, InTime Software, Logic Vision, Magma Design, Mentor Graphics, Nassda, Sequence Design, Sonics, Synopsys, Inc . - Foundries: Virage Silterra, SMIC, Chartered Semiconductor, Tower, TSMC, UMC. - IP Vendors: ARM, Clearspeed, Denali, Imagination Technologies, Morpho Technologies, 3DSP, Improv Systems, MIPS Technologies, QualCore Logic, QuickSilver Technology, Sarnoff, Tensilica. www.viragelogic.com www.fsa.org 15 октября Synopsys выпускает C-API к своей базе данных Milkyway Milkyway C-API, распространяемый бесплатно среди зарегистрированных членов Milkyway Access Program (MAP-in), включает прототипы функций и линкуемые библиотеки, которые позволяют независимым программам читать и писать данные в базу данных Milkyway. Такой подход - альтернатива используемым сейчас файлам обмена данными. www.synopsys.com/partners/mapin www.synopsys.com/mapin/registration 3 ноября Растет число членов Open Core Protocol International Partnership (OCP-IP) - присоединилась Cadence Цель OCP-IP - обеспечить единый стандарт для интерфейсов IP компонентов, чтобы обеспечить 'plug and play'-проектирование SoC-систем. Ассоциация OCP-IP была основана в декабре 2001 года. Среди основателей OCP-IP: Nokia, Texas Instruments, STMicroelectronics, United Microelectronics Corporation, Sonics и др. www.OCPIP.org 3 ноября Verisity, 0-In и Novas анонсировали Strategic 'VPA' (Verification Process Automation) Collaboration для решения проблем верификации SoC Они сфокусируются на решении проблем при разработке проектов по 90 нм технологии, 50+ миллионов вентилей, содержащие множество процессоров и встроенное программное обеспечение, на протяжении всего процесса проектирования от модуля до устройства, чипа, системы, проекта. Точнее, Verisity определяет нисходящий, управляемый спецификациями, процесс управления верификацией, от исполняемого плана верификации и метрик покрытия к созданию многоуровневой среды верификации для устройства, чипа и до верификации на уровне системы. Verisity намерена также обеспечить процесс управления процесс управления распределенными верификационными активностями. VPA должна обеспечить наблюдаемость, управление и новые уровни автоматизации распределенного процесса верификации. В этот процесс должны быть втянуты системные архитектторы, разработчики аппаратного обеспечения, программисты и специалисты по верификации. Только такое стратегическое сотрудничество позволит индустрии решить реальные проблемы проектирования в нано-технологиях и верификации на системном уровне. 0-In определит потоки "проектирования-для-верификации", который включат верификацию, основанную на 'assertions' и формальную верификацию. "Assertions' связывают реализацию проекта с его спецификацией и могут представлять различные уровни абстракции. 0-In обеспечит два ключевых процесса, первый основывается на формальной верификации, а второй фокусируется на мониторинге качества покрытия, с помощью динамической верификации и 'assertions'. Эти процессы весьма критичны для платформенного проектирования и повторного использования верификационных компонент. Novas определит потоки отладки и анализа ошибок на протяжении полного нисходящего, управляемого спецификациями цикла проектирования. Развивая технологии автоматизации отладки, Novas позволит быстро обнаруживать причины проблем, что исключит значительную часть ручного трассирования процедур, применяемого сегодня. Функциональная верификация - это проблема "номер один" при проектировании в нано-технологиях, которая занимает до 70% всего цикла проектирования. Неполная верификация - это источник от 50% до 75% всех повторных изготовлений чипов ('respins'), которые обычно обходятся в миллионы долларов и несколько человеко-месяцев. Предлагаемые Verisity, 0-In и Novas решения применяются на всех этапах, включая симуляцию HDL, C/SystemС, аппаратную акселерацию, эмуляцию, FPGA-прототипирование и на реальных устройствах. Компании предполагают использовать общие открытые модели данных. Это позволит также быстро интегрироваться с лучшими разработками других компаний. www.verisity.com www.0-in.com www.novas.com 6 ноября Xilinx Aurora - открытый протокол последовательной передачи данных со скоростью 3.125 Gbps - использован более 1000 раз в проектах на базе Xilinx Virtex II Pro На сегодня Xilnx FPGA Virtex II Pro востребованы при создании терабитных маршрутизаторов и свичей, обработке медицинских образов, широковещательных систем цифрового телевидения высокого качества, производительных серверов и подсистем памяти. Протокол Aurora был выдвинут в октябре 2002 года. Передача осуществляется с использованием всего 4-х линий. От одного до 24 физических каналов могут быть объединены в один логический канал. С такими возможностями к масштабированию, протокол Aurora может быть использован при передаче "от чипа-к чипу", "от платы к плате", "от системы к системе". Для создания у пользователей большей уверенности в надежности, протокол является открытым, а Xilinx распространяет готовые к использованию документированные проекты. Спецификации протокола Aurora версии 1.2, документированные проекты и BFM (bus functional models) распространяются бесплатно. www.xilinx.com/aurora 4 декабря Apache Design Solutions присоединяется к программе in-Sync, выдвинутой Synopsis для достижения интероперабельности Apache разрабатывает средства физического синтеза для SoC- систем. RedHawk-SDL от Apache позволяет анализировать влияние физической реализации на временные соотношение и потребление энергии. www.apache-da.com 5 декабря Texas Instruments и STMicroelectronics выпустили гибкое и открытое решение для cdma2000 1X Это решение включает уникальный чип-сет CDMA и соответствующее программное обеспечение для процесссоров Nomadik от STMicroelectronics и OMAP от Texas Instruments. В комплект входит также документированный проект. www.st.com/cdma www.ti.com/cdmasolutions 8 декабря UMC присоединилась к X-инициативе UMC готова исполнять заказы на устройства с X-архитектурой для технологических процессов 180 нм, 150 нм, 130 нм. X-архитектура позволяет проводить соединения по диагонали. Сегодня в X-инициативу входят: Applied Materials, Inc.; ARM; Artisan Components, Inc.; ASML Netherlands B.V.; Cadence Design Systems, Inc., Dai Nippon Printing (DNP); DuPont Photomasks, Inc.; Etec Systems, Inc., GDA Technologies, Inc.; HPL Technologies, Inc.; Hoya Corporatio n; IN2FAB Technology Ltd.; JEOL, Ltd.; KLA-Tencor Corporation; Leica Microsystems AG; Matsushita Electric Industrial Co., Ltd.; MicroArk Co. Ltd.; Monterey Design Systems, Inc.; Nikon Corporation; NuFlare Technology Inc.; PDF Solutions, Inc.; Photronics, Inc.; Prolific Inc.; RUBICAD Corporation; Sagantec; Sanyo Electric Co., Ltd.; Silicon Logic Engineering, Inc.; SiliconMap, LLC.; Silicon Valley Research Inc.; STMicroelectronics; Sycon Design, Inc.; Tensilica, Inc.; Toppan Printing Co.; Toshiba Corporat ion; Trecenti Technologies, Inc.; UMC; Virage Logic, Inc.; Virtual Silicon Technology, Inc.; and Zygo Corporation. www.umc.com www.xinitiative.org 9 декабря Silicon Image присоединилась к программе Pure IP фирмы Verisity В результате Silicon Image не только может пользоваться продуктами от Verisity (в том числе и Specman Elite) для верификации своих IP-компонент, но и может создавать среду верификации и распространять ее вместе со своими IP-компонентами. www.verisity.com 15 декабря Summit Design присоединяется к OCP IP OCP IP (Open Core Protocol International Partnership) - ассоциация, организованная в декабре 2001 года, с целью создать общий стандарт на интерфейсы IP-компонентов (сокетов), которые упростят разработку SoC на принципах 'plug and play'. Сегодня в OCP IP входят Nokia, Texas Instruments, STMicroelectronics, United Microelectronics Corporation, Sonics и др. www.sd.com www.OCPIP.org 15 декабря OCP-IP - 2 года В текущем году OCP-IP выпустила спецификацию OCP 2.0, анонсировала стратегический альянс с VSIA. OCP-IP инициировала и ведет координацию с другими организациями такими, как VSIA, Si2, SPIRIT, Accellera и X-Initiative В начале года OCP-IP выпустила транзактную модель, разработанную на С. OCP-IP включает шесть активных рабочих групп: Vision, Specification, System Level Design, Memory Semantics, Verification, Marketing. Специальная группа (Specification Working Group) работает над OCP 2.1. посвященный поддержке процессоров. www.ocpip.org/socket/iplibrary seminar2.techonline.com/~techonline44/nov0703/index.shtml 16 декабря FPGA Stratix GX фирмы Altera соответствуют спецификации интерфейса OBSAI RP3 OBSAI (Open Base Station Architecture Initiative) RP3 (Reference Point 3) - это спецификации интерфейса, разрабатываемого более чем 70-ю ведущими телекоммуникационными компаниями. www.obsai.org www.altera.com/products/devices/stratixgx 1.2. "2. Требуются и начинают возникать средства отладки мультипроцессорных систем" 13 октября Cypress выпускает нейронный чип для управляющих сетей CY7C53120L8 и CY7C53150L включают аппаратные UART и SPI с производительностью передачи информации до 2.5 Mbps. CY7C53120L8 содержит 16 KБайт ROM, 4 Kбайт RAM и 8 Kбайт внутренней EEPROM. CY7C53150L содержит 4 KБайт RAM, 2.7 Kбайт EEPROM имеет интерфейс к внешней памяти с адресацией до 56 Кбайт. Оба устройства содержат по три восьми-битных конвейеризованных процессора, работающих на частоте до 20 Мгц. Программное обеспечение для обоих чипов разработано фирмой Echelon. www.cypress.com/support/link.cfm?mr=lpneuron www.echelon.com 15 октября LSI Logic анонсирует ZSP - плату для ПЦОС на базе ARM+DSP www.zsp.com www.lsilogic.com 1.3. "3. Требуются и разрабатываются средства отладки однопроцессорных систем - SoC-платформ: процессор + память + программирумая логика." 2 октября CoWare представила руководителей своему новому подразделению (SPW Business Unit) недавно перешедшему к CoWare от Cadence SPW (Signal Processing Worksystem) перешла под начало CoWare в соответсвии со стратегическим соглашением между Cadence и CoWare, ориентированном на совместную разработку SLD (system-level design) средств нового поколения. В первую очередь предполагается выполнить интеграцию продуктов Cadence SPW и CoWare ConvergenSC и LISATek. www.coware.com 6 октября Actel анонсирует Platform8051 Platform8051 включает шесть IP-компонент: - Core8051 - 8-битный микроконтроллер 8051 - Core10/100 - контроллер приема/передачи данных по протоколу 10/100Mbps Ethernet - CoreI2C - контроллер передачи по протоколу I2C (Inter-Integrated Circuit, двухпроводной последовательный интерфейс типа "master/slave" ) - CoreSPI - SPI (Serial Peripheral Interface) - CoreSDLC - SDLC (Synchronous Data Link Controller) высокоскоростной последовательный синхронный интерфейс - Core16X50 - UART (Universal Asynchronous Receiver Transmitter) оптимизированных под микросхемы Actel: ProASIC Plus, Axcelerator, SX-A, RTSX-S, Actel планирует выпустить платформы и для других процессоров. Параллельно Actel выпустила Platform8051 Development Kit, содержащий полную среду разработки, включая IP-компоненты, программыне продукты и FPGA, в том числе: Actel ProASIC Plus APA600-FG676, Keil uVision2 IDE, Actel Libero IDE и отладчик FlashPro Lite, обеспечивающий доступ к FS2 OCI (First Silicon Solutions On-Chip Instrumentation). Специальное Web-приложение демонстрирует взаимодействие Core8051 и Core10/100. Цена на все 6 компонент Platform8051 вместе - $25,000. www.actel.com 8 октября Toshiba продвигает SoCMosaic для совместного проектирования программного и аппаратного обеспечения Toshiba объявила, что в SoCMosaic будут интегрированы Seamless 5 от Mentor Graphics и SwordFish (эмуляционная FPGA-платформа) от WhiteEagle Systems Technology, разработанная специально для SoCMosaic. Пользователи SoCMosaic могут исполнять их сложное ПО для SoC на функциональной модели, смешанной функциональной и регистрового уровня модели, и на FPGA-эмуляторе (где достигается призводительность до 10% от финальной ASIC). При этом программисты используют одну ту же среду разработки программного обеспечения на всех этапах. По утверждению представителей WhiteEagle, их система эмуляции обеспечивает эмуляцию чипов размером до 40 миллионов вентилей на частоте до 40 МГц. SoCMosaic сейчас базируется на процессорах семейства ARM. www.mentor.com/seamless www.taec.toshiba.com 22 октября Motorola открывает новые возможности для интеллектуальных беспроводных устройств Архитектура MXC - специально спроектированная платформа для разработчиков пользовательской электроники. 27 октября Silicon Canvas продала ASPLA свой Laker T1 в качестве платформы тестирования чипов ASPLA (Advanced SoC Platform Corporation) - исследовательская организация, основанная совместно Fujitsu, Matsushita, NEC Electronics, Renesas, Toshiba и пятью другими компаниями. Laker T1 обеспечивает удобную архитектуру для организации централизованного тестового контроля. Silicon Canvas основана в 2000 году. www.sicanvas.com 29 октября Xilinx Spartan-3 FPGAs обеспечивают 32-битный процессор MicroBlaze менее чем за 75 центов www.xilinx.com 17 ноября Altium выпускает Nexar - среду разработки встроенных систем на базе FPGA Nexar позиционируется как полное, независимое от производителей, средство проектирования системного уровня на платформе FPGA. Nexar - результат развития выдвинутой Alium технологии Board-on-Chip, интегрирующей в себе средства разработки аппаратного обеспечения и средства разработки программного обеспечения, IP-компоненты, виртуальные инструменты и реконфигурируемую плату разработчика, что позволяет даже инженерам, не имеющим опыта работы с HDL, интерактивно проектировать и реализовывать на FPGA полные встроенные системы. Nexar предоставляет инженерам такие замечательные возможности как: параллельная разработка аппаратного и программного обеспечения, большую гибкость в распределении функций проекта между программным и аппаратным обеспечением, интегрированную, независимую от производителей FPGA, среду разработки систем на FPGA. Хотя многие инженеры рассматривают FPGA-технологии как альтернативу обычным ASIC, обеспечивающую более высокий уровень интеграции на кристалле и меньшие риски по стоимости и временным затратам, системное проектирование на FPGA-платформе все еще сильно затруднено, особенно когда требуется использовать процессор. Nexar изменяет эту ситуацию, перенося методологии проектирования систем на платах на FPGA-архитектуры. Nexar также интегрирует разработку аппаратного и программного обеспечения в единой среде. На системном уровне Nexar обеспечивает ввод схем для определения связей внутри системы. Такой подход обоснован тем, что графический ввод более эффективен для задания связей между функциональными блоками, нежели HDL-описание и позволяет быстро создавать описание системы на компонентном уровне. Схемный ввод облегчен в Nexar включением обширных библиотек пре-синтезированных, пре-верифицированных компонент, включая процессоры, которые просто могут быть перенесены на схему и соединены для формирования аппаратного обеспечения системы. Это аналогично тому, что сейчас делают инженеры, когда работают на уровне платы с физическими "готовыми" компонентами. Компоненты в Nexar поддерживают FPGA-архитектуры от множества различных производителей. Это обеспечивает портируемость проекта между семействами FPGA. Nexar автоматически выбирает нужную модель компонента во время синтеза на конкретное семейство FPGA. Наряду с IP-компонентами, Nexar включает библиотеку виртуальных инструментов, таких как логические анализаторы, генераторы/счетчики частоты, мониторы ввода/вывода, которые могут быть инкопорированы в проект для упрощения отладки системы. Как и IP-компоненты, виртуальные инструменты поставляются как пре-синтезированные модели, которые позволяют им использоваться в FPGA с различными целевыми архитектурами. Эти инструменты имеют экранные панели, обеспечивающие инженерам интуитивный интерфейс для анализа проекта, находящегося "внутри" FPGA в процессе проектирования. В Nexar интегрирована плата разработки на базе FPGA, называемая NanoBoard, которая является реконфигурируемой платформой для реализации и отладки проекта. NanoBoard соединяется с персональным компьютером инженера, и использует интерфейс JTAG как для загрузки проектов в FPGA, так и для взаимодействия с проектами, погруженными в FPGA. Целевые FPGA размещаются на специальной дочерней плате, что позволяет простой переход между семействами FPGA. Множество плат NanoBoard может быть объединено для проектирования сложных мульти-платных систем. Для упрощения разработки программного обеспечения, Nexar включает полный набор средств разработки программного обеспечения для всех поставляемых процессорных ядер. Базируясь на реконфигурируемой технологии компиляции Viper, разработанной Altium, Nexar обеспечивает разработку и отладку кодов высокого качества, полностью интегрированную со средой разработки аппаратного обеспечения. После загрузки проекта в NanoBoard все процессоры проекта могут управляться и отлаживаться из системы Nexar. Это позволяет отлаживать программное обеспечение непосредственно на целевом аппаратном обеспечении на ранних стадиях проекта, поддерживая параллельную разработку программного и аппаратного обеспечения. Разработчики аппаратного обеспечения могут загружать свои проекты в NanoBoard для интераткивной отладки во время разработки, а разработчики программного обеспечения могут разрабатывать свои программы непосредственно на реальном аппаратном обеспечении на самых ранних стадиях проекта. Поскольку аппаратное обеспечение может быть модифицировано также просто, как и программное обеспечение, Nexar обеспечивает значительную гибкость в распределении функций системы между программным и аппаратным обеспечением. Alyium назвала такое проектирование LiveDesign ("Живой проект"). LiveDesign экономит огромное количество времени проекта, пропуская стадию "симуляции". Предполагаемая цена Nexar 2004 - $7,995. www.altium.com/nexar 16 декабря Mentor Graphics анонсирует коверификационные модели для Seamless 64-битных MIPS-процессоров RM7000 и RM7900 от PMC-Sierra www.pmc-sierra.com/processors www.mentor.com/seamless 16 декабря Cypress выпустила С-модель своего 18-Мбитного поискового процессора Ayama 20000 LA-1 с продвинутой поддержкой сетевых процессоров Intel IXP2400/2800/2850 Ayama 20000 NSE (Network Search Engine) обеспечивает 266 миллионов поисков в секунду. Cypress Semiconductor является членом Intel Communication Alliance. www.cypress.com www.intel.com/go/ica 1.4. "4. Генераторы моделей процессоров" 1.5. "5. От C++ к HDL и обратно" 4 ноября Aldec и Celoxica выпускают Active-HDL+C - интегрированную HDL/C среду разработки для FPGA Работая в Active-HDL+C инженеры могут использовать при описании системы как HDL (VHDL и/или Verilog), так и Handle C. Этот шаг сделан в связи с тем, что размеры и сложность современных устройств, выполненных на базе FPGA, требуют, с одной стороны, более высоких уровней абстракции, основанных на C, а, с другой стороны, возможности повторного использования существующих IP-компонент, выполненных на HDL. Можно симулировать совместно все компоненты проекта, а затем автоматически синтезировать проект для микросхем от Actel, Altera, Xilinx. Обеспечено формирование EDIF-описаний или HDL-нет-листов с SDF (Standard Delay Format). Цена - от $35,000 за одноместную "вечную" лицензию. www.celoxica.com www.aldec.com 1.6. "1.6. IP-компоненты процессоров. 1.6.1. ARM шагает по планете" 2 октября Суд решил патентный спор в пользу ARM Ранее Nazomi выдвинула претензии к ARM о нарушении патента Nazomi "о технологии аппаратной акселерации Java-программ". www.arm.com 10 октября LSI Logic выпускает ARM1136J-S работающую на частоте 400 Мгц, выполненную по технологии 0.11 мк Реализация ARM1136J-S - 8-стадийный 32-битный RISC-процессор, плюс 16 Кбт кэша инструкций и 16 Кбт кэша данных, 16 Кбт TCM (tightly-coupled memory) инструкций и 16 Кбт TCM данных. LSI Logic поставляет как IP-компоненты: ARM и MIPS процессоры, ZSP процессоры для цифровой обработки сигналов, периферийные устройства: AMBA, USB, Ethernet MAC/PHY, PCI Express, XGXS, SPI4.2. www.lsilogic.com 13 октября ARM выпускает новые процессоры: ARM1156T2-S и ARM1156T2F-S Они базируются на архитектуре ARMv6, впервые включают расширение Thumb-2, цель которого - интеграция 16-битной и 32-битной архитектур для сокращения потребления энергии, повышения производительности и уменьшения размера кристалла. При использовании Thumb-2 размер кода программного обеспечения сокращается на 26%, а производительность - повышается на 25% - по отношению к существующей Thumb-реализации. ARM1156T2-S и ARM1156T2F-S также соответствуют новой спецификации AMBA 3.0 AXI. ARM1156T2F-S включает векторное устройство плавающей арифметики для ускорения вычислений. Предполагется обеспечивать рабочую частоту до 550 Мгц при изготовлении по технологии 0.13 мк. www.arm.com 14 октября ARM снабжает RealView набором аппартных средств отладки www.arm.com 20 октября LSI Logic выпустила System CoreWare IP для RapidChip System CoreWare IP (на базе ARM926EJ-S) обеспечивает полное процессорное решение (с системным ПО и ОС) для широкого класса прикладных проблем. System CoreWare IP включает ARM926EJ-S, Ethernet Controller, Vectored Interrupt Controller, UARTs, GPIO, IIC и внешнюю шину. На этой системе могут выполняться такие ОС, как Linux и VX Works. Полупроводниковая платформа RapidChip комбинирует возможности ASIC и FPGA. www.lsilogic.com 22 октября ARM анонсирует новое периферийное устройство для мобильных устройств памяти 18 ноября Atmel выпускает микроконтроллер для смарт-карт на базе процессора ARM SC100 Микроконтроллер AT91SC25672RC содержит 256 Кбайт ПЗУ для программ и 72 Кбайт EEPROM для данных и занимает менее 20 мм.кв. Низкое потребление энергии позволяет использовать его в мобильных телефонах. Производительные мощности (а также аппаратный акселератор) поддерживают исполнение Java-программ. Цена - $4.00 в партиях по 100К штук. www.atmel.com/dyn/products/product_card.asp?part_id=2605 18 ноября ARM выпустила SecurJC SecureJC (Java Card Virtual Machine for Secure Wireless, Banking, Government and Transit Applications) - это лицензируемая виртуальная java-машина, оптимизированная под процессоры ARM SC100 и SC200. ARM SecurJC совместима с последней спецификацией Java Card 2.2.1 Platform, анонсированной Sun на Cartes 2003 и с последней спецификацией Global Platform 2.1.1. www.arm.com 18 ноября ARM выпускает SystemC-модели (на уровне транзакций) своих процессоров семейства ARM11 для системной верификации Эти модели - результат OSCI (Open SystemC Initiative) выдвинутой совместно ARM, Cadence и STMicroelectronics с целью ускорения разработки стандарта в этой области, который обеспечит быструю разработку IP-компонент для моделирования на уровне системы. Написанные на SystemC модели уровня транзакций (transaction-level models -TLM), проверены на разработанной Cadence платформе для функциональной верификации Incisive. Эти модели используют API (application programming interface), разработанный совместно STMicroelectronics и Cadence Design Systems с целью оптимизации совместной верификации программного и аппаратного обеспечения сложных встроенных систем. SystemC модели процессоров ARM1136J-S и ARM1136JF-S включены в библиотеку моделей realView. Планируется создание SystemC моделей и других ARM процессоров. www.arm.com 25 ноября Mobile DiskOnChip от M-Systems включен в качестве стандартного компонента в платформу разработки аппаратного обеспечения RealView от ARM Mobile DiskOnChip используется в качестве загрузочного устройства и обеспечивает до 512 Мегабит флеш-памяти. www.m-sys.com www.arm.com/devtools/versatile 3 декабря Новое семейство ARM9E обеспечивает беспрецендентное соотношение производительности и потребляемой мощности ARM968E-S - самый маленький и малопотребляющий синтезируемый процессор для сетевой обработки, автомобильной промышленности, потребительской электроники и беспроводных устройств. При проектировании ARM968E-S особое внимание было уделено эффективности как обработки, так и перемещения данных между процессором и памятью. В ARM968E-S внедрен DMA (Direct Memory Access) порт с TCM. Возможность прямого доступа к памяти очень полезна для коммуникационных устройств, таких как клиенты 802.11, SCSI интерфейсы, при обработке аудио-потоков. Начало продаж ARM968E-S предполагается с марта 2004 года. www.arm.com 16 декабря American Arium выпустила LC-500 - эмулятор для процессоров ARM Эмулятор поддерживает системы команд ARM7/ARM9, Intel XScale и TI OMAP. Стартовая цена - $4,000. www.arium.com 16 декабря Shanghai Fudan Microelectronics лицензировала ARM7TDMI для создания медиа-процессора для потребительской электроники Shanghai Fudan Microelectronics планирует продавать первые устройства на базе процессоров ARM уже в третьем квартале 2004 года. 19 декабря Blue Streak (LH754xx) - 16/32 битные ARM-микроконтроллеры, разработанные Sharp Microelectronics, выбраны Fisher Price в качестве платформы проектирования Fisher-Price занимается разработкой электронных игрушек и электронных средств обучения. Достоинства МК семейства LH754xx: - 8 10-битных АЦП с интегрированным 'touch screen'-контроллером - 32 Кбайт SRAM на кристалле - векторный контроллер прерываний - три UART, - синхронный последовательный порт - три 16-битных счетчика/таймера - Watchdog-таймер и детектор низкого напряжения - рабочая частота 70 Мгц www.sharpsma.com 1.7. "1.6.2. MIPS - с отставанием от ARM, но с опережением всех остальных" 1.8. "1.6.3. И другие процессорные ядра" 11 ноября IP-компоненты от Synopsis (DesignWare USB Host и PHY) получили сертификацию на соответствие Hi-Speed USB 2.0 Эту сертификацию производит USB-IF (USB Implementers Forum). Логотип Hi-Speed говорит разработчикам, что такие IP-компоненты интероперабельны и соответствуют спецификации с производительностью до 480 Мbps, что в 40 раз быстрее, чем оригинальная USB-спецификация (12 Mbps). Эти IP компоненты от Synopsis (DesignWare USB 2.0 Host, Device, PHY) уже использовались более чем в 100 проектах на ASIC. DesignWare - эта библиотека IP-компонентов от Synopsis, в настоящее время включает множество IP-компонентов для ASIC, SoC и FPGA, в том числе: USB 1.1, USB 2.0, USB 2.0 PHY, USB 2.0 On-the-Go, PCI, PCI-X, PCI Express, Ethernet, I2C, AMBA, IP-компоненты памяти, арифметико-логических устройств (datapathes), микроконтроллеры (8051, 6811), Star IP процессоры (IBM PowerPC 440, Infineon C166 TriCore1, MIPS32 4KE, NEC V850E). www.designware.com www.synopsys.com/ipdirectory 9 декабря CEVA разработала новую архитектуру CEVA-X DSP и продает лицензии на нее Основные достоинства архитектуры CEVA-X DSP - производительность, масштабируемость, малая цена. Первая реализация новой архитектуры - CEVA-X1620 - 16-битный целочисленный DSP-процессор с двумя устройствами MAC (умножение с накоплением). Рынок DSP-процессоров растет ежегодно на 25% - по оценкам Forward Concepts, которая специализируется на исследовании рынка электронных устройств. Архитектура CEVA-X интегрирует ILP (Instruction Level Parallelism) с конфигурированием следующих возможностей: 2,4 или 8 MAC, 16- или 32-битное слово данных, 16- или 32- битные инструкции. Кроме того, имется возможность расширять систему команд инструкциями пользователя, сконцентированными в сопроцессоре. CEVA-X разработан как полностью синтезируемое решение, позволяющее гибкое конфигурирование при оптимизации цены, потребления энергии, производительности. Ключевые возможности CEVA-X: - производительность до 11 миллиардов инструкций в секунду - CEVA-X1620 работает в 12 раз быстрее чем CEVA Teak DSP. - "бабочка БПФ" исполняется за 2 цикла - до 8 инструкций, исполняемых параллельно - поддержка разработки программ на C/C++, оптимизирующий компилятор - расширяемость системы команд пользователем - полная среда разработки, включающая компилятор, симулятор, отладчик, профайлер, ассемблер, линкер, DSP-библиотеки - рабочая частота - до 450 Мгц www.ceva-dsp.com www.techonline.com www.bdti.com 6.4. Сетевые процессоры 7. В мире ПЛИС 7.1. ПЛИС расширяют сферу применения 1 октября Actel ProASIC Plus обеспечивают беспрецендентную гибкость и самую низкую стоимость Семейство ProASIC Plus - второе поколение FPGA, основанных на флеш-технологии, состоит из 7 микросхем с емкостью от 75,000 до 1 миллиона системных вентилей. Микросхемы продаются по цене $10 в партиях по 100К. www.actel.com 6 октября Xilinx расширяет экспансию на рынок ASIC Xilinx FPGA Spartan-3, выполненные по технологии 90нм с подложкой 300 мм, будут стоить меньше $12 за штуку, предоставляя 1 миллион системных вентилей. А еще будут FPGA Spartan-3 с меньшей емкостью по цене $6.50 и $2.95. На 90 нм технологию переходят одновремнно с Xilinx такие фирмы как IBM, Intel, Sony, Texas Instruments и UMC. Предполагается, что Xilinx FPGA Spartan-3 будут выпускаться в диапазоне от 50К до 5М системных вентилей. 3S50, 3S200, 3S400 - Spartan-3 микросхемы с емкостью 50,000, 200,000 и 400,000 системных вентилей соответственно, стоят меньше чем $6.50. 3S1000 - Spartan-3 микросхема с емкостью 1 миллион системных вентилей стоит менее $12.00. Все цены указаны при покупке партиями по 250К. Начало продаж планируется на конец 2004 года. 90 нм - расстояние между двумя проводниками схемы на кристалле и это расттояние меньше чем 1/1000 толщины человеческого волоса. 300 мм - диаметр силиконового диска, используемого для производства чипов. Чем больше этот диск, тем больше чипов может быть сделано на этом диске. http://www.xilinx.com/spartan 27 октября Actel выпускает самые быстрые в мире FPGA - Axcelerator, сертифицированные для военных приложений FPGA семейства Axcelerator (AX2000, AX1000, AX500, AX250), базирующиеся на архитектуре AX, работают на частоте выше 500 Мгц. Цена - от $260 за штуку в партиях по 5К штук. www.actel.com 27 октября Xilinx выпускает 'lead-free' ПЛИС "Свобобные от свинца" ПЛИС - ответ борцам "за чистоту оккружающей среды". Сегодня Xilinx предлагает 'lead-free' версии ПЛИС таких семейств FPGA, как Virtex-II, Virtex-II Pro, Spartan-IIE, Spartan-3 и таких семейств CPLD, как XC9500XV, XC9500XL, CoolRunner CoolRunner-II. www.xilinx.com 11 ноября Xilinx Spartan - наиболее популярные в мире дешевые FPGA - продаются со скоростью 6 миллионов штук за квартал Такой результат достигнут в третьем квартале 2003 года. Всего с момента выхода на рынок в 1998 году продано более 70 миллионов FPGA семейства Spartan. Xilinx первой перешла к технологии 90нм/300мм вместо технологии 130нм/200мм. Это почти в 5 раз увеличило количество кристаллов на 'wafer' (подложку). Что, в свою очередь, отразилось на цене. Сегодня FPGA семейства Spartan-3 с одним миллионом системных вентилей продаются по цене менее $12.00, три различных FPGA с емкостью до 400,000 системных вентилей продаются по цене менее $6.50, и десять различных FPGA продаются по цене менее $10.00. FPGA Spartan-3 могут включать встроенные блоки RAM и до 784 контактов ввода/вывода. Spartan-3 предлагает также встроенную функциональность XtremeDSP и умножители 18*18, обеспечивающие до 330 миллиардов умножений со сложением (MACs-multiply and accumulates) в секунду. FPGA Spartan-3 поддерживает 23 различных стандарта параллельного обмена информацией, включая PCI 32/33 и PCI 64/33. www.xilinx.com/company/sales/offices.htm 7.2. Развитие средств проектирования ПЛИС 2 октября Translogic BV выпустила HDL Companion HDL Companion - идеальная среда для разработки, понимания и поддержки сложных HDL-проектов. HDL Companion за секунды извлекает сложные проектные структуры из исходных HDL-текстов, которые могут состоять из сторонних IP-компонентов и собственного HDL-кода. Встроенные VHDL/Verilog парсеры поддерживают также незавершенный код проекта, содержащий синтаксические ошибки. HDL Companion обеспечивает быструю навигацию по проекту, и показывает взаимосвязи между использованием и определением, поддерживает поиск. HDL Companion позволяет включать в проекты файлы в различных типов (скрипты синтеза, PDF-файлы и т.д.). Таким образом, весь проект может управляться из одного продукта. Интерфейс HDL Companion с различными средствами симуляции синтеза основывается на Tcl. HDL Companion состоит из 4-х окон, включая командную консоль. Окно "Global Window" поддерживает обзор файлов, объектов и иерархии проекта. Список параметров, портов и архитектур показывается для каждого модуля. HDL Companion включает полнофункциональный многооконный языково- чусвтвительный текстовый редактор. Окно "Console Window" показывает все ошибки, предупреждения, сообщения и обеспечивает прямой переход к соответствующей строке исходного текста. Имеется встроенный Tcl- интерпретатор, исполняющий Tcl-команды и позволяющий писать специфические Tcl-скрипты для генерации отчетов или выполнения специфических проверок. HDL Companion поддерживает VHDL/Verilog для анализа и VHDL, Verilog, Java, SystemC, Tcl, EDIF, и Perl для редактирования. Цена HDL Companion - от $995. С сайта можно загрузить оценочную копию. Translogic (Нидерланды) основана в 1990 году. Среди ее основных разработок: EASE, EALE, HDL Companion. www.hdlcompanion.com www.translogiccorp.com 6 октября Synplicity существенно повышает качество синтеза для Xilinx FPGA Spartan-3 и Virtex-II Pro В Synplify и Synplify Pro сокращено время на синтез (на 10% для Virtex-II Pro) и уменьшена занимаемая площадь на кристалле (для Spartan-3). Новые версии Synplify и Synplify Pro интегрированы в Xilinx ISE 6.1i. Цена Synplify 7.3.3 - от $9,500, Synplify Pro 7.3.3 - от $20,000. www.synplicity.com 6 октября Synopsis анонсировала версии Galaxy Design и Discovery Verification Platform для Intel Itanium 2 На Intel Itanium 2 портированы Design Compiler, Astro, Physical Compiler, PrimeTime, Milkyway (база данных проекта), Star-RCXT, VCS, Vera и NanoSim. Rich Burnley (директор подразделения CAD на Xilinx) отмечает, что они используют VCS 7.1 на 64-битной Linux-системе в связи с огромными размерами симулируемых устройств. Dan Smith (директор подразделения проектирования на NVIDIA) отмечает, что они разрабатывают устройства с 40-80 миллионами транзисторов синтезируемой логики и более чем 100 миллионами транзисторов памяти. При проектировании таких устройств необходима 64-битная платформа для синтеза и верификации. www.synopsys.com 13 октября Достижения Magma Design Automation в синтезе В апреле 2003 года Magma выпустила свои средства синтеза Blast Create 4.0. С тех пор осуществлено более 30 продаж и 6 проектов выполнены успешно. Broadcom выпустила сетевой свич - 15 миллионов вентилей. Infrant выпустила 3-миллионо-вентильное устройство хранения данных, работающее на частоте 250 Мгц. Blast Create это система перехода от RTL к GDSII. www.magma-da.com/PRBCBroadcom.html www.magma-da.com/PRBCInfrant.html www.magma-da.com/PRBCChrontel.html www.magma-da.com/PRBCNEC.html www.magma-da.com/PRBCVeritools.html www.magma-da.com/PRBCQthink.html www.magma-da.com/PRBCSpikeTechnologies.html www.magma-da.com/PRBCFastrackDesign.html webevents.broadcast.com/cmp/wcs/detail.asp?event_id=5877 13 октября Spike Technologies присоединяется к партнерской программе MagmaTies По мнению специалистов Spike Technologies, для проектов от 5 до 10 миллионов вентилей с рабочей частотой от 250 до 500 Мгц, Magma обеспечивает временной информацией высокого качества на ранних стадиях проектирования. Blast Create (от Magma) - это система перехода от RTL к размещенным вентилям, которая обеспечивает синтез, визуализацию, оценивание и улучшение качества RTL-кода, проектных ограничений, требований тестируемости и размещения. Blast Create интегрирует возможности логического и физического синтеза, инкрементального статического временного анализа, DFT (design-for-test) анализа и синтеза, анализа потребляемой энергии. Spike Technologies - это сервисная проектная служба в Milpitas, Calif. www.spiketech.com 13 октября Veritool интегрирует свой Undertow с Blast Create от Magma Undertow обеспечивает интерактивные отладочные возможности для очень больших и сложных SoC на уровне исходных текстов HDL, схем вентильного уровня, функциональных схем, машин состояний и временных диаграмм. На интеграцию Undertow и Blast Create потребовалось меньше месяца - это следствие открытой модели данных, провдигаемой Magma. Veritools - американская EDA-компания, разрабатывающая и распространяющая средства анализа результатов моделирования почти всех аналоговых и цифровых симуляторов и отладку исходных текстов на Verilog, VHDL и SystemC. www.magma-da.com 13 октября Infrant Technologies и NEC Electronics America за 3 месяца перевели свою 3-миллионо-вентильную, 250 Мгц ASIC от RTL к GDSII с помощью Bast Create от Magma Данный проект - это сложное стетевое устройство памяти, содержащее 40 макросов на Verilog и VHDL. Открытая модель данных, разработанная Magma, хранит всю информацию о логике и физике проекта в оперативной памяти во время синтеза. www.magma-da.com 13 октября Fastrack Design успешно использовала Blaste Create от Magma при разработке 350 Мгц, 3.6 миллионовентильной ASIC Fastrack Design, Inc. - start-up - компания (San Jose, США), специализирующаяся на предоставлении проектного сервиса. www.fastrack-design.com www.magma-da.com 13 октября QThink перешла на использование Blast Create от Magma QuantumThink Group Inc. (QThink) - кампания, предоставляющая проектный сервис, ведет разработки, используя Blast Create. www.qthink.com 13 октября Broadcom использовала Blast Create от Magma при создании своего 15-миллионовентильного чипа 13 октября NEC Electronics America переходит на Blast Create от Magma NEC Electronics America (США) - проектная сервисная служба, включаяющая несколько центров проектирования, среди ее разработок - 10-миллионо-вентильные чипы. www.necelam.com 20 октября Atrenta и Aptix создают средства предсказательного анализа для платформ прототипирования Они разработали множество правил RTL-кодирования, выполнение которых обеспечивает более эффективное отображение проектов на платформу прототипирования Aptix, скомомпонованную из множества FPGA. www.aptix.com www.atrenta.com 1 декабря Precision Physical Synthesis фирмы Mentor Graphics обеспечивает проектирование сложных FPGA Для FPGA устройств, содержащих до миллиарда транзисторов, простой RTL-синтез не эффективен. Физический синтез, интегрирующий логическую, временную и физическую области проектирования, значительно сокращает цикл проектирования. Пользователю предоставляется PreciseTime - интерактивная среда анализа результатов синтеза на всех уровнях - RTL, схемном, физическом и временном, что позволяет точно осознать суть проблем и определить способы их обхода. Пользователи вынуждены принимать в расчет задержки соединений и Precision Physical Synthesis обеспечивает их соответствующей информацией. Цена Precision Physical Synthesis - от $35,000. Кроме того, Precision Physical Synthesis - часть FPGA Advantage. www.mentor.com/synthesis/precision 12 декабря Xilinx выпустила System Generator for DSP V.6.1 Этот продукт позволяет пользователям интегрировать непосредственно в Simulink фирмы MathWork свое аппаратное обеспечение, реализованное на FPGA, используя интерфейс JTAG. Нажатием одной клавиши, инженер может автоматически сгенерировать поток реконфигурации FPGA, а затем инкорпорировать эту FPGA в процесс симуляции системы. System Generator for DSP стоит $1995, XtremeDSP Development Kit стоит $2495. В течение 60 дней можно бесплатно пользоваться оценочной версией System Generator for DSP, вязв ее с сайта. www.xilinx.com/systemgenerator_dsp www.xilinx.com/dsp 15 декабря Synplicity добавляет новые возможности в Identify Identify обеспечивает отладку RTL описаний, погруженных в FPGA. Identify 1.3 поддерживает шифрацию конфигурационных потоков, поддержку новых устройств от Altera и Xilinx, поддержку Verilog 2001 и синхронизацию множества отладчиков, работающих на одном и том же PC и одной и той же FPGA. Identify может сохранять результаты эмуляции в стандартном формате VCD, который поддерживается большинством анализаторов. Цена Identify 1.3 - от $9,000 www.synplicity.com 7.3. Направления и примеры применения - устройства на базе ПЛИС 7.3.1. Цифровая обработка сигналов 7.3.2. Телекоммуникации 17 ноября Lattice Semiconductor выпускает низкопотребляющую FPSC для SPI4.2 FPSC (Field Programmable System-on-a-Chip) ORSPI4 включает два малопотребляющих встроенных SPI4.2, 4 канала SERDES (по 3.7 Gbps), встроенный контроллер памяти QDR II и 16K программируемых логических элементов. По утверждению Lattice, FPSC эффективно интегрирует технологии ASIC и FPGA. SPI4.2 (System-Packet Interface, Level 4, Phase 2) - это недавно разработанный стандарт на интерфейс системного уровня, который позволяет разработку гибких, масштабирумых систем для телекоммуникационных систем. SPI4.2 был опубликован в 2001 году OIF (Optical Internetworking Forum) и поддерживает передачу по множеству протоколов, таких как: Packet-over-SONET/SDH (POS), OC-192, Ethernet, Fast Ethernet, Gigabit Ethernet, 10 Gigabit Ethernet, 10 Gigabit Fibre-Channel SAN. SPI4.2 исключает потребность в собственных интерфейсах, выполненных на базе ASIC или специализированных сетевых процессоров и упрощает соединение устройств от различных производителей. SPI4.2 был разработан с целью передачи информации между устройством MAC и сетевым процессором (или switch fabric). На реализацию SPI4.2 Lattice потребовалось более миллиона ASIC-вентилей. Однако такой подход обеспечивает существенное сокращение потребления энергии: 2 ватта (при передаче 900 Mbps) против 10 ватт при реализации SPI4.2 с помощью FPGA. www.latticesemi.com 24 ноября FPGA семейства eX фирмы Actel обеспечили секретность проекта для беспроводного цифрового игрового устройства X-traFun, Inc. выбрала Actel FPGA eX для реализации функций управления, инерфейса и секретности в беспроводном PDA-картридже для игровой приставки Nintendo Game Boy. Такой картридж обеспечивает возможность одновременно семи игрокам возаимодействовать в беспроводной сети типа 'peer-to-peer', посылать и получать e-mail и SMS, и даже получать потоковое видео со скоростью 10 кадров в секунду. www.x-trafun.com www.actel.com 10 декабря Xilinx и Intelliga выпустили устройство на базе FPGA Spartan-3 Intelliga - служба проектирования на базе FPGA/ASIC, основанная в 1995 году в Кембридже (Великобритания). www.intelliga.co.uk www.xilinx.com/ipcenter/signonce 19 декабря Xilinx анонсировала интероперабельность Xilinx Virtex Pro с IBM High Speed SERDES IBM High Speed SERDES поддерживает передачу данных на скоростях от 125 Mbps до 6.4Gbps. Имея до 200 линков на чипе, одна такая ASIC, выполненная по технологии 0.13 мк, может поддержать безошибочную передачу со скоростью 2.5 Tbps для всех популярных стандартов последовательной передачи данных. www-3.ibm.com/chips/products/asics www.xilinx.com/reference_design 7.3.3. Средства управления движением 7.3.4. Реконфигурация "на-лету" 7.3.5. Память с шифрованием данных 7.3.6. CAN-контроллеры 1.7.4. ASIC конвергируют к ПЛИС 10 декабря Cadence помогла Motorola выпустить первое устройство типа "Reconfigurable Compute Fabric" по технологии 130 нм Чип MRC6011 содержит более 62 миллионов транзисторов, обладает гибкостью и масштабируемостью FPGA, а также низкой стоимостью и малым энергопотреблением ASIC. www.cadence.com 10 декабря Cadence помогла NEC Electronics выпустить ASIC-платформу ISSP ISSP (Instant Silicon Solution Platform) - это семейство структурированных ASIC. Архитектура ISSP была разработана, чтобы поддержать растущее число приложений, в которых требуется большая сложность и производительность, чем те, что сегодня обеспечивают FPGA, но меньшая стоимость разработки, чем у ASIC. Каждое устройство на базе NEC Electronics ISSP включает множество втроенных IP-компонент. Однако верхние металлические слои лекго и быстро могут быть изменены, в порядке настройки на конкретный проект. Такой подход обеспечивает значительно меньший расход энергии, чем у FPGA, и существенно меньшие невозвращаемые затраты (NRE), чем у обычных ASIC. www.necel.com www.cadence.com 16 декабря MathStar и Summit Design выпустили SystemC-библиотеки для Visual Elite, ориентированные на технологию FPOA FPOA (Field Programmable Object Arrays) - компомиссное решение между высокой стоимостью цикла разработки ASIC и ограничениями на производительность FPGA. SystemC-модели, разработанные в Summit Design, отражаются непосредственно в архитектуру FPOA. Это исключает их синтез и соответствующие потери. www.mathstar.com www.sd.com 17 декабря Проектирование на FPGA против проектирования на ASIC DesignCon 2004 начнется с такой дискуссии, проспонсированной Mentor Graphics. Обсуждаться будет также и "свежая инициатива" Structured ASIC. FPGA- напрвление будут отстаивать представители Xilinx и Altera. ASIC-направление - представители Toshiba America и LSI Logic. www.designcon.com www.iec.org 8. IP-компоненты для ПЛИС и ASIC 8.1. DSP-обработка 8.2. Телекоммуникации 1 октября Mentor Graphics анонсирует гибкое решение (IP-компоненту) для PCI Express Это решение может быть реализовано на Altera FPGA Stratix GX EP1SGX25F или Stratix GX EP1SGX40G (имеющих трансиверы). Это решение поддерживает до 20 потоков трафика, и включает функциональность трех уровней: Physical Layer, Data Link Layer, Transaction Layer. Обеспечивается скорость передачи 2.5 Gbps на линк с поддержкой 8B/10B encoding, 3.125 Gbps SerDes, Tx/Rx FIFO. www.mentor.com/inventra www.altera.com 6 октября Altera выпускает по цене $7 Turbo сопроцессор для кодирования по стандарту 3GPP HSDPA $8 стоит FPGA семейства Altera Cyclone, для которой разработана соответствующая IP-компонента, использующая FPGA на %87. Поддерживается производительность 14.4 Mbps, принятая недавно в качестве стандартной для беспроводных приложений. Параллельно выпущен документированный проект, использующий процессор цифровой обработки сигналов (ПЦОС) TMS320C6000 фирмы Texas Instruments. Этот документированный проект упрощает разработку, позволяя программистам взаимодействовать из ПЦОС с сопроцессором посредством базового набора программных интерфейсов (API - application programmer interfaces). Последняя версия (5) стандарта 3GPP (3rd Generation Partnership Project) на беспроводную передачу данных добавила канал HSDPA (high-speed downlink packet access), который увеличил скорость передачи данных от 2 Мbps до 14.4 Mbps. Кроме того, каждые 2 мс теперь возможно динамическое изменение размера передаваемого блока данных от 40 до 5114 битов. Turbo - это схема с упреждающей коррекцией ошибок (forward error correction scheme), которая часто используется для надежной передачи данных от базовой станции к сотовым телефонам. Эта схема добавляет к данным перед передачей коды, позволяющие принимающей станции обнаруживать и корректировать любые ошибки, которые могут произойти во время передачи. Turbo-коды стали частью стандарта "3G wireless" в 1999 году. Цена IP-компоненты для Turbo-кодирования - $5,995. Цена IP-компоненты для Turbo-декодирования - $33,995. www.altera.com/solutions/comm/wireless/3g_mobile/hsdpa/wir-hsdpa.html www.altera.com/products/ip/dsp/error_detection_correction/m-alt-turbo-enc.html www.altera.com/products/ip/dsp/error_detection_correction/m-alt-turbo-dec.html. www.altera.com/cyclone www.altera.com/sopcworld 27 октября Actel и MorethanIP выпускают гигабитный оптический канал для военных приложений MorethanIP GmbH выпустила соответствующие IP-компоненты для Atmel FPGA семейства Axcelerator на базе архитектуры AX. MorethanIP основана в 1999 году в Германии (Мюнхен), занимается разработкой IP-компонентов и выполнением проектов под заказ. www.actel.com 11 ноября IP-компоненты от Synopsis (DesignWare USB Host и PHY) получили сертификацию на соответствие Hi-Speed USB 2.0 Эту сертификацию производит USB-IF (USB Implementers Forum). Логотип Hi-Speed говорит разработчикам, что такие IP-компоненты интероперабельны и соответствуют спецификации с производительностью до 480 Мbps, что в 40 раз быстрее, чем оригинальная USB-спецификация (12 Mbps). Эти IP компоненты от Synopsis (DesignWare USB 2.0 Host, Device, PHY) уже использовались более чем в 100 проектах на ASIC. DesignWare - эта библиотека IP-компонентов от Synopsis, в настоящее время включает множество IP-компонентов для ASIC, SoC и FPGA, в том числе: USB 1.1, USB 2.0, USB 2.0 PHY, USB 2.0 On-the-Go, PCI, PCI-X, PCI Express, Ethernet, I2C, AMBA, IP-компоненты памяти, арифметико-логических устройств (datapathes), микроконтроллеры (8051, 6811), Star IP процессоры (IBM PowerPC 440, Infineon C166 TriCore1, MIPS32 4KE, NEC V850E). www.designware.com www.synopsys.com/ipdirectory 8.3. Шифрование 12 ноября VOCAL добавляет аппаратную функциональность AES к 32-битным процессорам MIPS AES (Advanced Encryption Standard) обеспечивает высокую секретность при относитльно низких требованиях к вычислительной мощности. Поэтому AES не только замещает DES, но и проникает в новые устройства, которые требуют повышенной секретности. Новые протоколы, такие как CCMP и DTCP - являются по сути "wrapper" (оберткой) для AES. Их практическая реализация сегодня наиболее эффективна как программное обеспечение для специализированного AES-сопроцессора. VOCAL разработала PCE (Perfect Cryptography Engine) - как AES-сопроцессор для MIPS-процессора. MIPS управляет этим PCE с помощью инструкций расширения UDI. При этом обеспечивается программирование протокола шифрования. Такой 128-битный крипто- сопроцессор при работе на частоте 100 МГц обеспечивает шифрование/ расшифровку до 1.28 ГБит/сек. Таблица сравнения производительности и требуемых ресурсов 128-битный ключ Шифрация (MIPS/Mbit) ROM Gates Оптимизированный MIPS-ассемблер 6 - - UDI AES 32-bit Block Accelerator 0.5 4-256x8 4,950 UDI AES 64-bit Co-Processor 0.16 8-256x8 6,012 UDI AES 128-bit Co-Processor 0.08 16-256x8 9,096 Расшифровка (MIPS/Mbit) ROM Gates Оптимизированный MIPS-ассемблер 6.5 - - UDI AES 32-bit Block Accelerator 0.5 4-256x8 5,916 UDI AES 64-bit Co-Processor 0.16 8-256x8 7,808 UDI AES 128-bit Co-Processor 0.08 16-256x8 13,936 Для видео-приложений передаваемых со скоростью 10 Mbps чисто программная реализация требует производительности примерно 65 MIPS для расшировки сжатого видео. При использовании разработанного VOCAL AES-сопроцессора потребуется производительность менее 1 MIPS. MIPS-процессоры, используемые в настоящее время в 'set-top boxes' могут быть легко модифицированы для расшифровки видеопотоков. VOCAL Technologies, Ltd., основана в 1986 году. www.vocal.com 8.5. Как распространяются IP-компоненты 30 октября SMIC выбрала Virage Logic в качестве IP провайдера Semiconductor Manufacturing International Corporation (SMIC) основана в апреле 2000 года в Китае. 17 ноября Fabless Semiconductor Association (FSA) обнародовала десятку лучших fabless-компаний В десятку (в порядке убывания доходов от fabless-деятельности) вошли: QUALCOMM CDMA, NVIDIA, Broadcom, ATI Technologies, Xilinx, MediaTek (Taiwan), SanDisk, Marvell Technology, Altera, Conexant. FSA основана в 1994 году. www.fsa.org/store 24 ноября Xilinx использовала IP-компонент от Virtual Silicon для использования в 90 нм Spartan-3 FPGA www.virtual-silicon.com 2 декабря VCX Software и IBSystems анонсируют партнерство в распространении IP информации на EDACafe.com Теперь пользователи EDACafe.com имеют доступ к инорфмации о тысячах коммерчески распространяемых IP-блоков от более чем 230 поставщиков. Эта база данных создана и поддерживается VCX Software. www.edacafe.com www.thevcx.com 9. Верификационные IP-компоненты 9.1. Язык верификации e, среда верификации Specman Elite, фирма Verisity - разработчик e и Specman Elite, верификационные компоненты на языке e - eVC. 6 октября Verisity выпустила vManager vManager предназначен для управления распределенной многоуровневой верификацией. Исходя из исполнимой спецификации функциональных требований и плана покрытия, vManager оптимально управляет ресурсами верификации. Для этого vManager фильтрует и анализирует огромные количества данных верификации, создаваемые каждый час каждого дня. Затем он аннотирует и сопоставляет результаты верификации. Verisity называет реализуемый vManager подход Coverage-Driven Verification (CDV). В CDV включаются функциональное покрытие, покрытие исходных текстов HDL, покрытие 'assertions'. Импорт внешних метрик покрытия обеспечивается посредством интерфейса Specman Elite CAI (Coverage and Assertion Interface). Цена vManager - $45,000 на временную лицензию. www.verisity.com 17 ноября ClearSpeed выпустила с первой попытки чип акселерации вычислений с плавающей точкой CS301 благодаря использованию технологии VPA (Verification Process Automation) от Verisity CS301 обеспечивает производительность до 25 Гигафлоп/сек, имеет 64 потока параллельной обработки, работает на частоте 200 Мгц и потребляет меньше двух ватт. Для верификации CS301 были использованы средства и технологии от Verisity. Verisity VPA под управлением Specman Elite упрощает процесс верификации, обеспечивая автоматический контроль за тотальным покрытием аппаратно- и программно- реализованной функционалности. Specman Elite поддерживает все аспекты верификации, включая автоматическую генерацию функциональных тестов, проверку данных и 'assertions', анализ покрытия функциональности. www.verisity.com 9 декабря Silicon Image присоединилась к программе Pure IP фирмы Verisity В результате Silicon Image не только может пользоваться продуктами от Verisity (в том числе и Specman Elite) для верификации своих IP-компонент, но и может создавать среду верификации и распространять ее вместе со своими IP-компонентами. www.verisity.com 9.2. Другие языки и средства верификации симуляцией 9.3. Средства формальной верификации 15 декабря 0-In разработала более два новых монитора SAS - монитор для Serial Attached SCSI и PCI-X 2.0, SCSI (Small Computer System Interface) - промышленный стандарт на соединение диков и других периферийных устройств к компьютеру. SAS - это последняя эволюция SCSI, обеспечивающая передачу до 3 Гб/с и поддерживающая до 16К физических линков. Протокол PCI (Peripheral Component Interconnect) изначально был разрабатан для использования в песональных компьютерах с архитектурой x86, но сейчас сфера его применения значительно шире. PCI-X 2.0 - более скоростная версия PCI-стандарта, предлагает две новые ступени скорости PCI-X 266 и PCI-X 533. Цена на каждый из мониторов (PCI-X 2.0 и SAS) - $35,000 за годичную лицензию. www.pcisig.com www.scsita.org www.0-in.com/products_monitors.html 15 декабря 0-In выпустила ABV Suite версии 2.1 ABV (Assertion-Based Verification) Suite - обеспечивает формальную верификацию проектов. Версия 2.1 поддерживает множество RTL конструкций из стандарта Verilog-2001, 'assertion'-конструкций из SystemVerilog и PSL (Property Specification Language). 0-In ABV Suite включает два компонента 0-In Checklist и 0-In Confirm. 0-In Checklist выполняет огромное количество проверок RTL-описания проекта и может сгенерировать assertions из нескольких типов проверок. Инженер может также добавить свои 'assertions'. 0-In Confirm выполняет глубокий анализ 'assertions'. Кроме того, те же самые 'assertions' могут использованы в процессе симуляции. www.0-in.com 10. Прототипирование, эмуляция и отладка ПЛИС и ASIC 10.1. Отладка проектов для ПЛИС 10.2. On-line - прототипирование ASIC 10.3. Персональные средства для прототипирования ASIC 27 октября Mentor Graphics анонсирует масштабируемую верификационную платформу Эта платформа базируется на симуляторе ModelSim 5.8, возможности которого существенно развиты в направлении верификации на системном уровне и отладки ASIC и SoC. Эта платформа поддерживает языки Verilog 2001, VHDL, SystemVerilog (версии 3.1), SystemC 2.0.1 (включая SystemC Verification Library 1.0) и Property Specification Language 1.0 (PSL). Платформа включает новые версии эмуляторов VStation, VStation PRO и VStation TBX. Кроме того, новая разработка MathWorks - "Link for ModelSim" - связывает Simulink и MATLAB с симулятором HDL-описаний. VStationPRO поддерживает эмуляцию проектов размером от 1.6 до 120 миллионов системных вентилей, конвертируя недели или месяцы симуляции в секунды. Поддерживается совместная программно-аппаратная ко-верификация для ARM7, ARM926, ARM946, TI DSP и IBM PowerPC. Цена VStationPRO - от $450,000. VStationTBX позволяет использовать поведенческий код в качестве тестбенчей. Цена VStationTBX - от $525,000. www.model.com www.mentor.com 2 декабря HARDI Electronics выпускает HAPS-FPGA_2x3 - новый одночипный FPGA-модуль семейства средств прототипирования HAPS HAPS-FPGA_2x3 может быть использован для прототипирования до 1 миллиона ASIC-вентилей, работающих на частоте до 200 Мгц. В случае потребности в прототипировании большей системы, возможно каскадирование нескольких модулей. HAPS-FPGA_2x3 имеет 1071 контакт ввода-вывода. Данные, конфигурирующие FPGA, могут быть зашифрованы с помощью задаваемого пользователем ключа. Texas Instruments уже использует средства эмуляции от HAPS Electronics, подчеркивая их следующие достоинства: ясная архитектура, огромное количество внешних контактов, расширяемость. HARDI и Synplicity сотрудничают - в результате синтезатор Certify от Synplicity оптимизирован под средства эмуляции от HARDI. Цена на HAPS-FPGA_2x3 - EUR 8,900. www.hardi.com/haps/literature/haps_db_ds.pdf www.hardi.se/haps/images www.ti.com www.synplicity.com 10.4. Отладчики проектов на кристалле 8 декабря Silicon Canvas выпускает Laker T1 - средства автоматизации создания тестовых структур Цена изготовления 300 мм подложки - от 2 до 4 миллиардов долларов. Цена маски - от 750 тысяч долларов при изготовлении по технологии 130 нм до 3 миллиардов долларов при изготовлении по технологии 65 нм. Обычно устройства такого касса создаются в течение двух лет и требуют от 3 до 6 повторных изгтовлений. Laker T1 может создавать тестовые структуры и соответствующую документацию в HTML и DOC-форматах. Цена Laker T1 - $1,000,000 за трехлетнюю лицензию. www.sicanvas.com 11. Отладка программного обеспечения для микроконтроллеров 11.1. Разработки Applied Microsystems 11.2. И все остальные 20 октября Altium выпустила версию TASKING для нового 16-битного микроконтроллера R8C/Tiny фирмы Renesas Technology Основные достоинства R8C/Tiny - маленькое количество внешних контактов, наличие флеш-памяти и низкая цена. Renesas Technology Corp. основана 1 апреля 2003 года как совместное венчурное предприятие Hitachi, Ltd. и Mitsubishi Electric Corporation. Сейчас поставляет микроконтроллеры, SoC-устройства, смарт-карты, флеш-памяти и др. www.tasking.com www.altium.com 18 ноября Synopsys обеспечивает мониторинг секретности своих беспроводных сетей с помощью AirDefense Беспроводная сеть Synopsis сегодня объединяет 81 офис в 11 странах. AirDefense основана в 2001 году. www.airdefense.net www.synopsys.com 17 декабря FLIP распространяется бесплатно с сайта Atmel FLIP (FLexible In-system Programmer Software) работает и под Windows и под Linux. FLIP поддерживает программирование флеш-микроконтроллеров C51 посредством множества интерфейсов, в том числе RS232, USB и CAN, записывая 32 Кбайта за несколько секунд. Другое достоинство - наличие DLL (Dynamic Load Library), позволяющих программирование флеш-микроконтроллеров C51 из PC-приложений, не вникая в детали протоколов программирования. www.atmel.com/dyn/products/tools_card.asp?tool_id=2767 www.atmel.com/dyn/products/devices.asp?family_id=604#753 11.3. Сетевые микроконтроллеры 11.4. Мультимедиа-микроконтроллеры 2 декабря Atmel включила в низкопотребляющий однокристальный микроконтроллер все необходимые интерфейсы для MP3- приложений AT89C51SND1 - микроконтроллер с ядром C51 и аппаратной поддержкой MPEG I/II Layer-3 декодирования и управления MP3-плэйером, имеет 64 Кбайт флеш-память, 4 Кбайт загрузочной EEPROM, множество интерфейсов (последовательный, параллельный, USB, IDE/ATAPI и 'multimedia card'). Ток потребления - 25 мА. Цена - $9.00 в партиях по 10,000 штук. www.atmel.com/dyn/products/devices.asp?family_id=636 11.5. Другие новости мира микроконтроллеров 10 ноября Motorola расширяет семейство 16-битных микроконтроллеров HCS12 Три новых МК (9S12D32, 9S12DP512, 9S12C32) пополнили семейство HCS12, которое теперь включает более 50 членов. 9S12D32 и 9S12DP512 совместимы по внешним контактам и функциям, отличаясь размерами внутрикристальной флеш-памяти (32К и 512К соответственно). 9S12C32 имеет сокращенное количество внешних контактов и, в связи с этим, по цене выходит на уровень 8-битных МК. Все 3 МК работают на частоте 25 Мгц, и совместимы по кодам и средствам отладки с архитектурами Motorola 68HC11 и 68HC12. Цена - от $5 до $15 (в зависимости от комплектации и типа корпуса) в партиях по 10,000 штук. www.motorola.com/mcu 12 ноября Texas Instruments анонсирует первый одночипный микроконтроллер для электронных измерений и обнаружения вращательного движения Новый МК MSP430FW427 построен на основе MSP430, обеспечивая ультра-малое потребление энергии, флеш-память, интерфейс объемного сканирования (Scan IF) и LCD-драйвер. Полностью программируемые автоматы состояний Scan IF могут автоматически выполнять функции, которые ранее поручались програмному обеспечению. Такая схема увеличивает гибкость системы и сокращает потребление энергии электронных измерительных устройств, выполненных на его базе - увеличивая срок службы батареек на электронных приборах измерения воды и тепла до 10 лет и выше по приемлемой цене. MSP430FW427 спроектирован таким образом, что он может непосредственно соединяться с сенсорами, используемымми сегодня в промышленных приложениях, такими как резонансные цепи, эффекты Халла, или магнито-резистивные сенсоры. MSP430FW427 имеет 32 Кбайт флеш-памяти и 1 Кбайт RAM. Цена - от $4.45 в партиях по 1,000 штук. http://www.ti.com/sc03234 11.6. Операционные системы для встроенных приложений 13 октября Accelerated Technology расширяет помощь разработчикам смарт-фонов, предлагая поддержку Symbian OS в своем XRAY Debugger Symbian OS - это встроенная операционная система для мобильных телефонов, которая фактически является промышленным стандартом, разрабатываемая фирмой Symbian (Лондон, Великобритания). www.symbian.com www.acceleratedtechnology.com www.mentor.com 30 октября Mentor Graphics использует ANVL IPv6 Conformance Test Suite фирмы Ixia для верификации своей Nucleus NET ANVL (Automated Network Validation Library) - это фактически стандартное приложение для тестирования на совместимость с сетевыми протоколами. www.ixiacom.com www.acceleratedtechnology.com 6 ноября Сетевые компоненты Nucleus NET от Accelerated Technology сертифицированы с помощью тестового продукта ANVL фирмы Ixia ANVL (Automated Network Validation Library) позволяет определить совместимость с официальным сетевыми Internet-стандартами, установленными IETF (Internet Engineering Task Force). Сетевые компоненты Nucleus NET от Accelerated Technology включают стек протоколов TCP/IP, WEB-сервер и поддержку e-mail, SNMP (Simple Network Management Protocol), RMON (Remote Monitoring), поддержку 802.11b и IPv6 (Internet Protocol version 6). www.acceleratedtechnology.com www.mentor.com 10 ноября Accelerated Technology объявила о соответствии Nucleus NET стандарту OSEK OSEK - спецификация стандарта операционой системы для систем автомизации в автомобилях. Сегодня при взаимодействии различных подсистем автматизации управления автомобилем предпочтительнее использовать Ethernet и TCP/IP, нежели те спецификации, которые определены OSEK. Две основные причины такой замены - цена и доступность. Accelerated Technology обнаружила потребность в надежной реализации стека протоколов TCP/IP, соответствующей спецификации OSEK, и поэтому, сотрудничая с производителями автомобилей, разработала нужный продукт. Исходный Nucleus NET был модифицирован к "статическому режиму", таким образом, что все ресурсы программ распределяются на этапе инициализации, а не "динамически", по мере потребности. Это привело к большей детерменированности, что является критичным требованием к встроенным системам, соответствующим стандартам OSEK. Цена на такую версию Nucleus NET (распространяемую с исходным текстом) - от $14,495 за вечную лицензию. www.acceleratedtechnology.com www.mentor.com 18 ноября RTOS Neutrino фирмы QNX поддерживает Xilinx Virtex-II Pro (Power PC) Xilinx Virtex-II Pro может включать множество процессоров PowerPC и множество последовательных трансиверов с производительностью 3.125 Gbps. RTOS Neutrino - масштабируемая операционная система реального времени с уникальной модульной структурой, позволяющей разработчикам дополнять и заменять отдельные модули, такие как драйверы, стеки протоколов, сервисы ОС, "на лету", без перезагрузки. QNX Software Systems (Оттава, Канада) основана в 1980 году. Ее RTOS Neutrino используется в разработках таким фирмами, как Cisco, Delphi, Siemens, Alcatel, Texaco, Ford. www.qnx.com www.xilinx.com 19 ноября RTOS Nucleus от Accelerated Technology "летает" в GPS системе для профессиональной авиации от Garmin CNX80 GPS позоляет пилоту ввести план полета, получить разрешение на взлет, и запрограммировать утвержденный план полета. CNX80 GPS включает сертифицированную систему WAAS (wide area augmentation system), которая значительно улучшает точность GPS и обеспечивает безопасный полет самолета. Разработчики из Garmin искали RTOS, которую они смогут сертифицировать в FAA, на соответствие требованиям программного обеспечения для авионики, представленным в документе DO-178B. Сертификация требует адекватного документирования, что каждый переход в программном обеспечении полностью протестирован, чтобы гарантировать безопасное функционирование самолета. Разработчики протестировали ядро NucleusPlus и получили сертификат FAA. Разработчики из Garmin воспользовались средой прототипирования Nucleus MNT, что позволило им построить и протестировать свою систему без постоянного доступа к реальному аппаратному обеспечению. В ходе разработки были использованы и другие программные компоненты, такие как Nucleus FILE для управления файлами и Nucleus GRAFIX для создания графического интерфейса. Цена Nucleus RTOS (распространяемой вместе с исходными тестами) - от $12,495. www.acceleratedtechnology.com www.garminat.com 3 декабря RTOS Nucleus от Accelerated Technology полностью поддерживает 32-битный RISC-процессор S1C33209 от Seiko Epson Corporation (Япония) S1C33209 - это высокопроизводительный, малопотребляющий процессор, с функциональностью, нацеленной на сотовые телефоны: сжатие голоса, распознавание голоса, преобразование текста в речь. Масштабируемость RTOS Nucleus позволяет ей разместиться в 13 Кбайт (для программ и данных) памяти процессора S1C33209. Цена на RTOS Nucleus - от $12,495. www.acceleratedtechnology.com. www.mentor.com 11.7. Микроконтроллеры для беспроводных сетей 11.8. Микроконтроллеры с поддержкой шифрования 6 октября Accelerated Technology выпустила Nucleus Cipher AES Nucleus Cipher AES (Advanced Encryption Standard) - это программа, которая встраивается как плагин в Nucleus SSL (Secure Sockets Layer). Использование Nucleus Cipher AES совместно с Nucleus SSL обеспечивает секретную передачу информации с шифрованием и аутентификацией. AES - это последний стандарт шифрования, принятый правительством США в качестве нового метода защиты коммерческой информации. AES - это результат четырехлетнего состязательного процесса, он был выбран из пяти финалистов. AES заменяет старый формат шифрования DES (data encryption standard). Nucleus Cipher AES обеспечивает уровни шифрования 128бит и 256бит, распространяется в исходных текстах, легко интегрируется в Nucleus SSL. Nucleus Cipher AES и Nucleus SSL могут быть интегрированы с Nucleus WebServ (встроенный WEB-сервер), который позволяет встроенному устройству поддерживать секретный WEB-сайт. Это важно для устройств, удаленно конфигурируемых с помощью WEB-технологий. Цена на Nucleus Cipher AES - от $2,995. www.acceleratedtechnology.com www.mentor.com 26 ноября Atmel первая получила сертификацию EAL4+ Криптоконтроллер AT90SC3232CS получил этот сертификат EAL4+. Он разрабатывался для рынка смарт-карт, содержит 32К флеш-памяти программ, 32К EEPROM и 3K RAM. Он имеет некоторые общие возможности для контроллеров семейсва secureAVR - производительность 8/16 битного RISC-процессора - и механизмы обеспечения секретности, включая firewalls и два криптографических сопроцессора. Один - для ассиметричных алгоритмов (RSA, DSA, Elliptic curves) и один для DES/Triple DES. Он также снабжен портом SPI (Serial Peripheral Interface). www.atmel.com/dyn/products/product_card.asp?part_id=2798 12. Обучение - ключ к продаже 12.1. Очные семинары и конференции 8 октября Серия семинаров по верификации Verify2003 в США, Канаде и Европе Спонсоры семинаров - Axis Systems, Inc., CoWare, Inc., Denali Software, Inc., Novas Software, Inc., Sun Microsystems, Verisity Design. Содержание включает языки SystemC, PSL, SystemVerilog и методы их использования. www.verifyseminars.com www.AxisSystems.com www.CoWare.com www.denali.com www.novas.com www.Sun.com www.verisity.com 6 ноября Altera проводит в Европе конференции SOPC World 2003 Места проведения: Швеция (Kista), Финляндия (Espoo), Франция (Париж), Великобритании (Bedfordshire). www.kistakonferens.com www.innopoli.fi www.hilton.com www.theconceptcentre.com/main.html www.altera.com/sopcworld_europe 24 ноября Synopsys Users Group in Europe анонсировала свою конференцию - 6-7 мая 2004 года, в Мюнхене (Германия) Впервые SNUG Europe состоится не совместно с конференцией DATE (Design, Automation and Test in Europe). www.snug-universal.org/europe/europe.htm www.synopsys.com 9 декабря Определены прилашенные лекторы DesignCon 2004 IEC (The International Engineering Consortium, основан в 1944 году) назвал трех человек: Jan Rabaey, Aart de Geus, Tsugio Makimoto. Jan Rabaey - профессор и директор Gigascale Silicon Research Center в University of California, Berkeley и научный со-директор Berkeley Wireless Research Center. Он автор популярного учебника "Digital Integrated Circuits - A Design Perspective." Aart de Geus - президент Synopsis и председатель Silicon Valley Manufacturing Group. Он - один из основателей Synopsis (в 1986 году). Tsugio Makimoto - научный советник на Sony Corporation. Он стал IEEE Fellow в 1997 году, вел пионерские работы по новым типам микропроцессоров. www.designcon.com www.iec.org 12.2. On-line - обучение 11 ноября Summit Design и Willamette HDL совместно проводят тренинги по работе с Visual Elite и использованию SystemC На нынешней DAC (Design Automation Conference 2003) подчеркивалось, что растущая сложность современных чипов приводит к потребности перехода от RTL (Register-Transfer Level) - проектирования к ESL (Electronic System Level) проектированию. При этом сегодня SystemC считается наиболее адекватным средством ESL-проектирования. Именно поэтому обучение работе с SystemC - сегодня актуально. Visual Elite является высокопроизводительной платформой для симуляции и анализа архитектур, поддерживающей одновременную разработку аппаратного и программного обеспечения. Visual Elite обеспечивает текстовые и графические средства представления проекта с помощью различных языковых средств и на различных уровнях абстракции. Willamette HDL, Inc. основана в 1993 году, обеспечивает Internet-обучение и консультации. За это время обучено более 3,000 человек (изучались Verilog, VHDL, SystemC). www.whdl.com www.summit.com/WHDL www.sd.com 9 декабря Mentor Graphics анонсирует бесплатные он-лайновые курсы по проектированию печатных плат PADS-Designer, PADS-PowerPCB и PADS-BlazeRouter PADS - это средство проектирования печатных плат, разработанное в Mentor. www.mentor.com/es/elearning www.mentor.com/pads 12.3. Университетские программы 12.4. Обучение через партнерские программы с центрами проектирования 12.5. Документированные проекты 20 октября Synopsys и Toshiba разрабатывают совместно документированный проект по встроенному процессору для медиа-приложений - MeP MeP - это синтезируемое описание уникальной конфигурируемой архитектуры, которая может быть адаптирована для высокопроизводительных мульти-медиа приложений, таких как видео, обработка образов и аудио, сетевая обработка. www.synopsys.com 27 октября Xilinx выпускает бесплатный документированный проект ультракомпактного контроллера на базе Virtex-II Pro (IBM Power PC 405) Xilinx UltraController поддерживает 32 контакта ввода-выода и два размера памяти (16 Кбт и 32 Кбт), занимая всего 50 логических ячеек и обеспечивая производительность 220 Dhrystone MIPS на частоте 200 Мгц. UltraController поддерживается средствами симуляции (ModelSim PE и SE), системной отладки (GNU GDB и Xilinx ChipScope Pro). www.xilinx.com/ultracontroller 12.6. Комплексная (многовидовая) служба поддержки 13. Другие ключи к продаже 13.1. Передача маркетинга на сторону 6 октября E*ECAD распространяет Translogic EASE на условиях помесячной ренты или постоянной лицензии Translogic (Ede, Голландия) основана в 1990 году, разработала высокопроизводительные, интутивно-предсказуемые средства (EASE) проектирования устройств на базе HDL. EASE обеспечивает графическое проектирование и автоматическую генерацию иерархического VHDL или Verilog - кода. E*ECAD занимается распространением средств автоматизации проетирования. www.translogiccorp.com www.eecad.com 4 ноября E*ECAD распространяет средства разработки от Translogic по "краткосрочным" и "вечным" лицензиям EASE, HDL Companion и EALE (все - от Translogic B.V.) обеспечивают эффективное создание и редактирование проектов. EASE позволяет вводить графически и генерировать оптимизированные HDL (VHDL, Verilog, или смешанные) описания. HDL Companion извлекает сложные проектные структуры из имеющихся HDL-описаний (за секунды анализируя HDL-описания мультимиллионных проектов). Это обеспечивает быструю навигацию по проекту. EALE - это специализированный редактор HDL-описаний проектов, языков-чуствительный, с дружественным интерфейсом. Все три продукта поддерживают многопользовательскую работу. Translogic основана в 1990 году в городе Ede (Голландия). www.translogiccorp.com www.eecad.com 25 ноября Avnet и Xilinx распространяют дешевый design-kit для разработки последовательного ввода-вывода на базе Virtex-II Pro Этот design-kit (с ценой $499) содержит аппаратное обеспечение, документированные проекты и документацию, посвященные проектированию на бахе открытого потокола Xilinx Aurora. www.avnet.speedway.com www.xilinx.com/education www.avnetavenue.com www.em.avnet.com 13.2. Расширение географии 8 октября Virage Logic расширяет поддержку японского рынка Подразделение Virage Logic K.K., открытое в Японии в 2002 году для продажи, теперь снабжено фунциями поддержки пользователей. www.viragelogic.com 10 октября Altera анонсирует конференции SOPC World в Китае Темы конференций, которые пройдут в Шанхае и Бенине - встроенные системы, цифровая обработка сигналов, 90нм FPGA. www.altera.com 20 октября Cadence сотрудничает с Beijing IC and System Design Institute (Китай) Созданный совместно Zhongguancun Cadence Institute of Software Technology (ZCIST) получил первое финансирование в размере 30 миллионов долларов. Планируется обучать здесь от 50 до 100 человек в год на курсах продолжительностью от 3 месяцев до года. Предполагается вести 6 биязыковых курсов по проектированию на системном уровне, логическому проектированию и верификации, синтезу, размещению и трассировке и др. Cadence уже имеет офисы в Beijing, Shanghai, Chengdu и Shenzhen. Zhongguancun Cadence Institute of Software Technology (ZCIST) открыт в апреле 2003 года в Beijing Zhongguancun Science Park. Он оборудован 300 рабочими станциями и снабжен 1,800 лицензиями. Может обучать более 1000 студентов. www.zcist.com www.cadence.com 17 ноября Xilinx представляет RocketLabs для Virtex-II Pro одновременно в 15 различных точках мира RocketLabs - сеть лабораторий Xilinx, расположенных в 15 различных местах Северной Америки, Европы, Азии и Японии (Boston, Chicago, Dallas, Raleigh, San Diego, Ottawa, San Jose, London, Paris, Munich, Stockholm, Milan, Tel Aviv, Shenzen, Tokyo), и занимающихся проектированием высокоскоростных систем последовательной передачи данных. Эта сеть обеспечивает разработчикам бесплатный доступ к оборудованию для высокоскоростной последовательной передачи, для оценки выполненных разработок, демонстрирующих последовательную передачу данных со скоростью от 622 Mbps до 10 Gbps и выше. Эти лаборатории обеспечивают также ресурсы проектирования встроенных систем на базе Xilinx Virtex-II Pro с процессорами PowerPC и MicroBlaze. Xilinx анонсирует также выпуск семейства Virtex-II Pro X с мультигигабитной производительностью приема и передачи информации. Встроенные трансиверы поддерживают все промышленные стандарты, такие как: 10GE, OC-48, SxI-5, TFI-5, PCI-Express, Serial RapidIO, XFP, Fibre Channel, UXPi. Xilinx утверждает, что сеть RocketLabs способна обслужить до 14,000 пользователей в год. www.xilinx.com/rocketlabs 26 ноября Cadence и министерство образования Китая сотрудничают В рамках этого сотрудничества Cadence поможет Китаю запустить на базе его 9 ведущих университетов программу "China National IC Design Talent Incubation Project". Поддержка Cadence предполагается в широком спектре - от учебных курсов до совместных проектов. В "заветную" девятку вошли: Peking University и Tsinghua University, Beijing; Fudan University, Jiaotong University и Southeast University, Jiangsu; Zhejiang University и Huazhong University of Science&Technology, Hubei; Xidian University, Shanxi; и Chengdu Electronic Science & Technology University, Sichuan. Cadence будет работать с каждым университетом напрямую при уточнении деталей программы. Цель правительства Китая - готовить по 300 студентов в год в каждом университете на магистерском или докторском уровне. Программа обучения будет включать полный цикл проектирования от начальной концепции до реализации. www.cadence.com 9 декабря Mentor Graphics и Peking University создали в Китае учебный центр по верификации SoC MPRC (Microprocessor Research and Development Center) при Peking University (Beijing, China) развернул этот центр на базе эмулятора VStation PRO фирмы Mentor Graphics. MPRC - это один из ключевых исследовательских центров в Китае. Он специализируется на проектировании архитектуры микропроцессоров, проектировании и верификации систем на кристалле, разработке программного обеспечения встроенных систем, совместном проектировании программного и аппаратного обеспечения. www.mentor.com 16 декабря CVR College of Engineering (HYDERABAD, India) получил от Cadence средства разработки VLSI. Cadence проведет там также семестровое обучение проектированию SoC. 17 декабря Altium устанавливает прямое присутствие в Китае MCU Beijing Open Lab. (BOL) System Inc - назначена официальным реселлером в северных провинциях, Shanghai Sunwei Co. Ltd. - в восточных провинциях, Shenzhen Chinasky Technology Co. Ltd. - в южных провинциях. Представительство Alium в Китае предполагается открыть в январе 2004 года в Шанхае. www.altium.com www.altium.cn 13.3. On-line - выставки 13.4. On-line - порталы 13.5. On-line - семинары 14. Интернет-технологии на службе EDA-индустрии 2 октября Dacafe.com посещают ежемесячно более 400,000 инженеров Точнее IBSystems (фирма владелец группы сайтов Dacafe.com) приводит следующие цифры: - 400 тысяч уникальных web-посетителей в месяц - 115 тысяч подписчиков на ежедневные новости - 120 тысяч подписчиков на еженедельные новости www.ibsystems.com 15. Специализированные СБИС 15.1. Передача данных 14 октября Agere Systems выпускает SerDes чип с производитльностью от 1 до 10 Гигабит/сек для сетевых устройств памяти www.agere.com 23 октября Agilent Technologies выпускает контроллер оптического канала с обнаружением ошибок для приложений сетевого хранения информации По мере возрастания скорости передачи информации от 2/4 до 10 Гигабит/сек потребность в обнаружении и коррекции испорченных данных становится жизненно важной. Сегодняшние методы основаны на собственных схемах и их важным недостатком является отсутствие интероперабельности на системном уровне, необходимой для универсального обнаружения и коррекции ошибок в SCSI-устройствах. Контроллер оптического канала HPFC-5600 Tachyon DX2+ от Agilent использует EDC, чтобы пометить ошибочные данные и информировать о них программный драйвер подсистемы памяти. Этот драйвер может принять меры для восстановления данных. Алгоритм Agilent HPFC-5600 EDC поддерживает структуру команд и архитектурную модель SCSI и обеспечивает хранение EDC вместе с данными на протяжении всей их жизни в массиве памяти. www.agilent.com/view/storage 4 ноября Infineon продемонстрировала модуль XPAK, обеспечивший передачу без ошибок со скоростью 10 Гбит/сек в сети Ethernet на расстояние более 300 метров в существующей оптической сети Такая технология позволит существенно повысить скорость передачи информации по существующим оптическим сетям без огромных капиталовложений на создание новых оптических сетей. 6 ноября Broadcom поставляет одночипные Bluetooth решения для семейств мобильных телефонов фирмы Motorola Bluetooth обеспечивает беспроводное соединение ноутбуков, PDA (Personal Digital Assistants) и др.. Пользователи мобильных телефонов, обрудованных видео-камерами, смогут беспроводным образом пересылать и печатать картинки. Семейство Bluetooth-передатчиков, названное Bluetonium, включает чипы BCM2035 и BCM2033. Одним из первых мобильных телефонов, содержащих такие чипы, является V600. Этот телефон включает функции GSM/GPRS/UMTS, MP3-плейера, цифровой камеры и Bluetooth. www.broadcom.com 1 декабря Lattice выпускает ORT82G5 - FPSC типа 4G для оптических каналов ORT82G5 способен передавать без ошибок данные со скоростью 4.25 Гбит/сек на расстояние 6 дюймов на печатной плате и 26 дюймов на коаксиальном кабеле. ORT82G5 включает 4 канала SERDES, которые работают со скоростью 4.3 Гбит/сек, встроенное ядро 8b/10b кодирования/декодирования, более 10,000 программируемых логических элементов (эквивалентных 4-входовой LUT), 372 контакта ввода-вывода, поддерживающих множество интерфейсных стандартов, включая HSTL, SSTL, GTL+ и др. Потребление энергии - 335 мВт на канал. Цена - $160 в партиях по 10,000 штук. www.latticesemi.com 9 декабря Zeevo выпустила ZV4002 - одночипное решение для Bluetooth 1.2 Zeevo, Inc. - fabless-компания, основана в 1999 году. www.zeevo.com 10 декабря Cypress анонсировала WirelessUSB CYWUSB6932 обеспечивает только передачу, стоит от $1.95 в партиях по 100,000. CYWUSB6934 обеспечивает прием и передачу, цена - от $2.20. Устройства способны передавать информацию на расстояние до 10 метров со средней задержкой меньше чем 4 миллисекунды со скоростью передачи 62.5 кбит/с. CY3632 - комплект разработчика для этих чипов, стоит $750. www.cypress.com 11 декабря Zarlink выпустила ZL60012 и ZL60013 - оптические ресиверы для высококачественного цифрового телевидения products.zarlink.com/profiles/ZL60012 products.zarlink.com/profiles/ZL60013 www.zarlink.com news.zarlink.com/visual_center 15.2. Сетевая обработка 12 ноября Zarlink первой создает однокристальный процессор (ZL50130) для слияния IP/Ethernet Этот процессор распространяет быстрый Ethernet-трафик через PSN (packet-switched networks), используя 'pseudo-wires' в соответствии со стандартом 'Martini draft', устанавливающим стадии для менее дорогих и более эффективных сервисов данных. Разработанный IETF (Internet Engineering Task Force) стандарт PWE3 (pseudo-wire emulation edge-to-edge) зафиксировал (drafted) множество предложений по передаче трафика на уровне 2 (MLPS- multi- protocol label switching) созданием виртуальных LAN-соединений, называемых 'pseudo-wire' соединениями. ZL50130 - это одночипный процессор со 128 связями 'Ethernet pseudo-wire'. Он инкапсулирует Ethernet-фреймы в IP или MPLS-пакеты и пересылает их посредством PSN в точку назначения. По словам представителя Zarlink, ZL50130 обеспечивает наивысшую производительность PWE3 и его дешевле и легче разработать, чем обычные сетевые процессоры. Традиционно LAN и PSN функционируют как отдельные сущности, и точки их сочленения требуют постоянного внимания сетевых администраторов. Например, в PSN маршрутизаторы должны регулярно обновляться, чтобы отражать профили LAN, такие как удаление и добавление IP-адресов. На предприятиях, входящий/исходящий PSN трафик требует специальной обработки. Сервисы 'Pseudo-wire' сокращают стоимость управления сетью, улучшая взаимодействие LAN/PSN таким образом, что время-затратное обновление маршрутизаторов перестает быть необходимым, а это позволяет управлять множеством локальных сетей (LAN) как единой сетью. ZL50130 обеспечивает параллельную поддержку для 128 "edge-to-edge Fast Ethernet" соединений. Пакеты от одной LAN могут быть отправлены на одну 'pseudo-wire' или разделены на множество соединений, основываясь на адресах источника и приемника. ZL50130 имееет гибкий аппаратный и программный интерфейс, что упрощает разработку управляющего программного обеспечения для него. Цена ZL50130 - $62.50 в партиях по 1,000 штук. products.zarlink.com/profiles/ZL50130 www.zarlink.com news.zarlink.com/visual_center 15.3. Цифровое телевидение 15 декабря Micron выпускает 2 и 3 мегапиксельные датчики образов MT9D001 и MT9T001, обеспечивающие производительность 20 и 30 фреймов в секунду соответственно www.micron.com 15.4. Емкая и быстрая память для мобильных устройств 23 октября Motorola выпустила первый в мире чип 4 Mбит MRAM MRAM (magnetoresistive random access memory) - это энергонезависимая память, характеризующаяся скоростью, надежностью и низким потреблением энергии. 15.5. Цифровая камера 13 ноября Micron Technology анонсирует MT9V403 - высокоскоростной сенсор образов на базе технологии TrueSNAP TrueSNAP (True "Shutter Node Active Pixel") обеспечивает производительность до 200 образов в секунду при полном разрешении. MT9V403 снабжен цифровым интерфейсом, который обеспечивает гибкость в управлении критическими для производительности параметрами, такими как время экспозиции, скорость смены кадров, оконная функциональность. Сенсор MT9V403 включает внутрикристальный 10-битный аналого-цифровой конвертор, на выходе которого может быть цифровое монохромное или цветное видео в формате 659H-by-494V-pixel, со скоростью смены кадров 0-200 fps. www.micron.com/imaging 15.6. Суперминиатюрные ИС для 'last-minute' модификаций 15.7. Цифровая аудиообработка 20 октября Agere анонсирует самый быстрый в мире сетевой процессор для ATM-передачи голосовой информации APP100 может обрабатывать одновременно 32,000 голосовых сигналов (622 Мегабит/сек) - это в 4 раза больше, чем ближайшие конкуренты. www.agere.com 15.8. Самая - самая 6 октября Micron Technology выпускает самую быструю флеш-память для мобильных устройств с напряжением питания 1.8В MT28F644W18 обеспечивает время доступа 60 нс, пиковую частоту 81 Мгц, объем - 64 Мбит. www.micron.com 14 октября Micron Technology выпускает первую 256 Мбайт DDR2-400 Мгц www.micron.com 23 октября Micron Technology анонсирует первые образцы 1-Гигабит DDR2 SDRAM www.micron.com 6 ноября Исследователи из Intel разработали новую технологию изготовления транзистора для процессоров новых поколений (с меньшим потреблением электроэнергии и меньшей теплоотдачей) Новый материал назван 'high-k'. Пресс-служба Intel утверждает, что новый материал в 100 раз сокращает 'leakage' (ток утечки - ток в транзисторе в статическом состоянии). В соответствии с законом Мура, количество транзисторов на чипе удваивается каждые два года, что обепечивает усложнение функций, повышение производительности и сокращение стоимости одного транзистора. Чтобы продолжить период действия закона, размеры транзисторов должны постоянно уменьшаться. Однако при использовании современных материалов практически достигнуты фундаментальные (и потому непреодолимые) ограничения. В связи с этим разработка новых материалов и инновационных транзисторных структур - это императив информационной эры. Intel уже сократила размер кремниевого вентиля до 1.2 нм, что эквивалентно всего 5 атомным слоям. Если попытаться сделать вентиль еще меньше, то возрастет ток утечки, что приведет к недопустимому расходу энергии и выделению тепла. По этой причине Intel и планирует заменить текущий материал новый материалом, названным 'high-k'. Планируется внедрить новые материалы в Intel-процессоры выпуска 2007 года, которые будут выпускаться по технологии 45 нм. Intel представила детали новой технологии изготовления транзисторов 6 ноября в Токио на "2003 International Workshop on Gate Insulator". www.intel.com/pressroom 13 ноября Texas Instruments выпускает семейство логических микросхем с наименьшим энергопотреблением для портативных приборов AUP (Advanced Ultra Low Power) потребляет на 91% меньше энергии в статическом режиме (ток - 0.9 мкА) и на 83% процента меньше энергии в динамическом режиме, что увеличивает срок службы батарейки на 73%. При этом время задержки составляет 2 нс при напряжении питания 3В и 3 нс при напряжении питания 1.8В. Уже поставляются изготовленные по технологии AUP логические микросхемы: SN74AUP1G57, SN74AUP1G58, SN74AUP1G97, SN74AUP1G98. Цена - $0.11 в партиях по 1000 штук. www.ti.com/aup 10 декабря Zarlink Semiconductor выпустила ZL30461 - 20 Мгц осциллятор самого маленького размера (23мм*23мм) Цена - $164 в партиях по 1000 штук. products.zarlink.com/profiles/ZL30461 www.zarlink.com news.zarlink.com/visual_center 22 декабря Cypress выпускает двухпортовую 18-Мбитную RAM (FLEx72 DP) Используются 72-битные порты, обеспечивающие передачу до 19.2 Gbps - на 60% больше, чем конкуренты. FLEx72 DP RAM сконфигурирована как 256K x 72, работает на частоте 133 Мгц. Цена - $105 в партиях по 10,000 штук в год. www.cypress.com/products/link.cfm?pf=dualports 2. 8. IP-компоненты для ПЛИС и ASIC н! 8.4. Память 8 октября NEC Electronics расширяет партнерство с Virage Logic NVM (non-volatile memory), спроектированная Virage Logic, лицензирована NEC Electronics. Эта память может до 1000 раз быть перепрограммирована в системе и предназначена для использования в SoC. www.viragelogic.com 3 ноября Virage Logic заключила многолетнее соглашение с LSI Logic по 90-нм памяти LSI Logic лицензировала у Virage Logic компоненты памяти STAR (Self-Test and Repair) и ASAP (Area, Speed and Power) для последующего включения этих компонент памяти в свою платформу RapidChip. www.viragelogic.com н! 11.9. Процессоры цифровой обработки сигналов 17 ноября DSP TMS320C64x обеспечивает минимальную стомость для высокопроизводительных приложений в сетевой обработке, инфраструктуре телекоммуникаций, качественной обработке образов. DSP C6412 включает множество внутрикристальных периферийных устройств, таких как Ethernet MAC (media access controller), порт PCI (peripheral component interconnect), порт HPI (host port interface), 64-битный интерфейс к внешней памяти, 64-канальный контроллер прямого доступа к памяти, 16 контактов ввода/вывода общего назначения, а также внутрикристальную RAM (288 Кбат SRAM). Чип выпускается в версиях для двух рабочих частот: 500 Мгц (по цене $39.95) и 600 Мгц. Среди других полезных характеристик чипа: наличие 64 32-битных регистров общего назначения, восемь параллельных функциональных блоков, которые могут выполнять четыре 16-битные операции типа MAC (multiply-accumulates-умножение с накоплением) за такт. 500 Мгц C6412 может выполнить 2 миллиарда MAC в секунду. Поддерживается совместимость кода с другими DSP семейства C6000. Обеспечивается отладочная плата на базе CCS (Code Composer Studio). www.ti.com/c6412launch www.ti.com/c6000dsksp 3 декабря NVIDIA выпустила графический сопроцессор Quadro FX 1100 Quadro FX 1100 подвергнут тестам SPECviewperf 7.1.1, 3dsmax-02, ProE-02, Ugs-03. Результаты представлены на сайте: www.spec.org/gpc/opc.data/vp711/summary.html Отличительные особенности Quadro FX 1100: - конвейеризованный 128-битный процессор плавающей арифметики - 128 МБайт графической памяти www.nvidia.com н! 13.6. Расширение фронта разработок 8 октября Mentor Graphics купила FirstEarth FirstEarth - это великобританская компания, основанная в 1997 году и разрабатывающая программное обеспечение анализа проектов электрических проводных систем в автомобильной, железнодорожной и авиа- отраслях. www.mentor.com 15 октября Cypress Semiconductor приобрела Cascade Semiconductor Corporation с целью расширения своего присутствия на рынке беспроводных устройств Cascade Semiconductor Corporation (США), основанная в мае 2001 года, - это fabless-кампания, которая проектирует и продает низкопотребляющие устройства памяти для рынка беспроводных коммуникаций. www.cascadesemi.com www.cypress.com 20 октября Magma купила Silicon Metrics и Random Logic Corporation и заключила лицензионное соглашение с Circuit Semantics Это сделано чтобы обеспечить эффективную поддержку проектирования по технологиям 90 нм и ниже. 19 ноября AMIC Technologies и HBA объединяются AMIC Technologies и HBA - два ведущих тайваньских центра проектирования интегральных схем. Целья слияния - повышение конкурентноспособности. www.hba.com www.amictechnology.com 11 декабря Verisity купила Axis Systems Axis предлагает уникальную технологию симуляции, которая поддерживала все языки, встроенное программное обеспечение и верификацию на системном уровне. Axis обеспечивает также аппаратную акселерацию, эмуляцию и совместную верификацию программного и аппаратного обеспечения. Verisity хочет упрочнить свои позиции на рынке функциональной верификации. По оценкам Gartner Dataquest этот рынок превысит миллиард долларов в блитжайшие несколько лет. www.verisity.com www.AxisSystems.com 12 декабря Rambus купила разработки Velio Communications, Inc., по последовательным интерфейсам, включая соответствующие патенты и лицензионный бизнес www.rambus.com/products/raser Заключение Данный материал представляет систематическую классификацию новостей, распространявшихся с EDA-портала http://www.dacafe.com в период с января 2001 по декабрь 2003 года. Полный текст хронологических DACAFE-новостей с января 2001 года можно найти по адресу: http://NewIT.gsu.unibel.by Цель данных материалов - помочь участникам EDA-индустрии (создателям средств автоматизации разработки программного и аппаратного обеспечения, разработчикам и производителям компонент и устройств, маркетинговым компаниям) получить систематическое представление о состоянии дел и тенденциях в EDA-индустрии.